2007년 6월 18일 월요일

業界 最初의 90nm 基盤 非揮發性 FPGA solution, Xilinx의 새로운 Spartan-3AN platform

업계 최초의 90nm 기반 비휘발성 FPGA 솔루션, 자일링스의 새로운 스파르탄-3AN 플랫폼 출시

SRAM 기반 디바이스의 성능과 기능을 모두 지원하는 비휘발성 FPGA
도메인별로 최적화된 새로운 FPGA로 더 높은 시스템 통합과 더 낮은 시스템 비용, 더 높은 보안 실현

멀티 플랫폼 전략을 기반으로 제품라인을 확장해 나가고 있는 자일링스는 업계에서 가장 진보된 비휘발성 FPGA(Field Programmable Gate Array) 솔루션인 스파르탄(Spartan™)-3AN FPGA 플랫폼을 발표했다. 이 새로운 플랫폼은 이미 검증이 완료된 스파르탄-3 제너레이션 저가격 FPGA 패브릭을 기반으로 구현되었으며, SRAM 기반 FPGA에서 제공되는 성능 및 기능의 장점을 모두 통합하고 있는 것은 물론 싱글 칩 솔루션으로 구현이 가능한 비휘발성 플래시 기술의 이점을 안정적으로 실현하고 있다.

또한 이 플랫폼은 업계 최대의 유저 플래시 메모리와 첨단 보안기능을 제공하며, 특히 보다 높은 수준의 시스템 통합과 보안을 중요시하는 비휘발성 애플리케이션에 최적화되어 있다. 스파르탄-3AN 플랫폼은 가장 근접한 경쟁사 제품과 비교해 최대 1,000배 이상의 온칩 유저 플래시 영역과 뛰어난 시스템 유연성을 제공하고 있어 경쟁사의 비휘발성 FPGA 성능을 훨씬 능가한다.

자일링스의 GPD(General Product Division)사업부 크리스토프 첸(Christophe Chene) 마케팅 수석 이사는 "스파르탄-3 제너레이션 제품군에 새롭게 추가된 이 최신 제품은 멀티미디어 인코딩/디코딩 및 데이터 압축/해제 기능을 비롯해 마이크로컨트롤러 애플리케이션과 같은 비휘발성 싱글 칩 솔루션을 필요로 하는 공간에 민감한 애플리케이션에 적합하다."고 말하고 "프로그래머블 플랫폼과 임베디드 플래시 기술의 결합은 이러한 다이나믹한 애플리케이션 분야에 가장 유연하고, 안정적이면서 비용 효과적인 솔루션 제공이 가능하다."고 밝혔다.

아이서플라이(iSuppli)의 조단 셀번(Jordan Selburn) 수석 애널리스트는 “임베디드 비휘발성 메모리는 전반적인 애플리케이션 스펙트럼 상의 다양한 범주에서 시스템의 핵심요건으로 자리잡아 가고 있다.”고 말하고 “프로그래머블 및 시스템 레벨의 고집적이 가능하다는 장점 이외에도 스파르탄-3AN과 같은 제품들은 설계 보안 및 인증 등과 같은 중요한 문제들을 칩 디자이너들이 처리할 수 있도록 한다.”라고 설명했다.

저가의 유연한 보안 기능
스파르탄-3AN 플랫폼은 리버스 엔지니어링(Reverse Engineering) 및 복제, 비인증 오버빌딩(Overbuilding)을 방지하기 위한 다양한 디바이스 보안 기능들을 제공한다. 이 플랫폼은 자일링스의 Device DNA 기술을 통해 유효한 설계 인증 및 유연한 설계 레벨의 보안 기능을 구현할 수 있도록 저가격의 효율적인 매커니즘을 제공한다. 완벽한 유연성을 기반으로 설계자들은 인증 실패 후의 대응방법이나 인증 알고리즘을 직접 설계할 수 있다. 임베디드 플래시 메모리를 지원하는 스파르탄-3AN 플랫폼은 외부로부터의 모든 컨피규레이션 커뮤니케이션을 숨길 수 있어 FPGA 내에 있는 디자인을 파악하는 것은 거의 불가능하기 때문에 보다 최적화된 보안기능을 구현할 수 있다.

스파르탄-3AN 플랫폼의 첨단 플래시 기술은 Device DNA 기능을 새로운 레벨로 향상시키는 Factory Flash ID와 유저 플래시 영역을 제공하고 있다. Factory Flash ID는 Device DNA의 시리얼 넘버와 매우 유사하다. 모든 플래시 디바이스는 서로 다른 고유의 Factory 세트 ID를 가지고 있으며, 인증 알고리즘에 추가하거나 읽기가 가능한 64byte의 Long word를 제공한다. 유저 플래시 영역은 64byte 워드의 1회 프로그램이 가능한 공간으로 인증 결과를 저장하기 위해 사용이 가능하다. 또한 유저 영역은 시스템 내에서 결코 변경이 되지 않는 유저 데이터나 리비전을 위한 트래킹 시리얼 넘버들을 저장할 수 있다.

기능 저하 없는 비휘발성 FPGA
스파르탄-3AN 플랫폼은 첨단 시리얼 플래시 기술을 통해 데이터 보존기간 20년, 10만번의 쓰기/지우기 사이클이 가능한 새로운 표준의 비휘발성 FPGA로 경쟁사 제품에 비해 최대 1,000배의 쓰기/지우기 사이클을 제공하고 있다. 임베디드 및 스토리지 애플리케이션을 위한 최대 11Mb의 유저 플래시를 온 칩으로 제공함으로써 비용절감은 물론 풋프린트 사이즈를 줄일 수 있으며, 외부 메모리를 사용하지 않아도 된다. 또한 파인-그레인드(Fine-Grained) 보호 기능과 락다운(Lockdown), 지우기 기능을 통해 실시간 제어가 가능하다.

스파르탄-3AN 플랫폼은 최초의 90nm 비휘발성 FPGA로 듀얼 모드의 전력 관리 기능을 제공한다. 서스펜드(Suspend) 모드에서는 40% 이상의 전력 감소가 가능하고 웨이크 업 타임은 100㎳ 미만이며, 타임 도메인에 따라 시스템 레벨의 동기화가 가능하다. 하이버네이트(Hibernate) 모드에서는 최대 99%의 정적 전력소모를 줄일 수 있다.

차세대 컨피규레이션 관리
스파르탄-3AN 플랫폼은 유연성과 비용 효과적인 접근방법을 통해 빠르게 변화하는 마켓의 비휘발성 요구에 대응해 나가고 있다. 설계자들은 싱글 디바이스로 구현이 가능하며, 멀티플 컨피규레이션을 통해 서로 다른 다양한 기능 세트들을 관리할 수 있다. 스파르탄-3AN 디바이스는 설계자들이 멀티플 컨피규레이션을 저장할 수 있고 컨피규레이션 파일 간의 다이나믹한 선택이 가능하다.

또한 멀티플 컨피규레이션은 동일한 하드웨어 디자인을 사용해 진단 노드나 기능 업그레이드, 완벽한 제품 차별화 등을 지원할 수 있다. 프로토콜이나 버스, 인터페이스의 수와 같은 결정사항들을 새로운 마켓의 요건에 맞도록 다이나믹하게 변화시킬 수 있다. 사실상 무한한 재컨피규레이션이 가능한 멀티부트 기능의 통합으로 시스템 전체 비용을 낮추고 보다 쉽게 필드 업그레이드가 가능하다.

스파르탄 -3AN FPGA
스파르탄-3AN 플랫폼은 5개의 비휘발성 디바이스를 선택적으로 이용할 수 있다. 5만에서 140만 시스템 게이트 범위와 최대 576Kb의 블록 RAM, 그리고 총 16Mb의 임베디드 플래시, 26개의 범용 I/O 프로토콜 표준을 지원하는 최대 502개의 I/O 등이 제공된다. 또한 DCM(Digital Clock Manager)과 멀티플라이어, 저전력 모드 등과 같은 고유의 혁신적인 FPGA 성능을 통해 브릿징을 비롯한 메모리 인터페이스, 디지털 시그널 코-프로세싱, 임베디드 컨트롤 애플리케이션에 이상적인 솔루션을 제공한다. 모든 디바이스는 스파르탄-3A FPGA와 핀 호환된다.

가격 및 공급시기
고객들은 ISE™ 9.1i 설계 툴과 애플리케이션별로 특화된 스파르탄-3 제너레이션의 IP 라이브러리를 이용해 스파르탄-3AN FPGA를 기반으로 한 시스템 설계가 현재 가능하다. 현재 XC3S200AN, XC3S700AN, XC3S1400AN 디바이스의 엔지니어링 샘플이 공급되고 있으며, 2007년 3분기까지 모든 5개 디바이스의 양산 제품이 출하될 예정이다. 2007년 말에는 고객의 생산 스케쥴에 맞춰 4,000 로직 셀과 195개의 I/O를 제공하는 스파르탄-3AN 디바이스를 미화 4.9달러¹ 에 설계자들에게 제공할 예정이다. 따라서 스파르탄-3AN 디바이스는 세계 최초로 미화 5달러 미만에 공급되는 4Mbit 플래시 기반의 고집적 FPGA 제품이다.

¹리세일 수량 25만개 기준, 3S200AN-4FT256C

2007년 6월 15일 금요일

FPGA와 ASIC 모두에 이용할 수 있는 DSP 합성 엔진



FPGA와 ASIC 모두에 이용할 수 있는 DSP 합성 엔진
게재: 2007년 06월 01일

조윤주

신플리시티(www.synplicity.com)가 Synpilfy DSP ASIC 에디션을 출시함으로써, ESL 소프트웨어 라인을 확장했다. 신플리파이 DSP ASIC 에디션은 기술 독립적인 솔루션을 제공한다는 신플리시티의 전략에 따라 FPGA 뿐만 아니라 ASIC 디자인에도 적용할 수 있는 업계 유일의 DSP 합성 엔진이다.

신플리파이 DSP AISC 에디션은 단일 모델로 FPGA, ASIC 기기 모두에 최적화된 아키텍쳐 알고리즘을 실행하여, FPGA, 혹은 ASIC 디바이스에서의 구현을 위한 알고리즘 레벨의 고급 RTL 코드를 자동으로 개발할 수 있도록 해준다. 알고리즘 자동 구현의 독특한 DSP 합성으로, 디자이너들이 속도와 영역 간 상충 관계를 검토할 수 있어, 수작업으로 직접 코딩하는 방식보다 현저하게 높은 품질의 결과를 얻을 수 있다.

신플리시티의 Andy Haines 마케팅 수석 부사장은 “신플리파이 DSP ASIC 에디션은 월등한 생산성과 성능을 제공하기 때문에, DSP를 FPGA또는 ASIC 제품에 구현하려는 사람들이 반드시 선택하는 기술이 될 것”이라며 자신감을 피력했다.

신플리파이 DSP ASIC 에디션은 FPGA를 이용해서 ASIC 디자인을 프로토타이핑함으로써, 기능 상의 버그를 빠르게 찾아낼 수 있으며, 보통 100MHz가 넘는 빠른 작업 속도로 복잡한 상호작용을 더 많이 관찰할 수 있다. 또한, 신플리파이 DSP ASIC 에디션은 시높시스, 케이던스, 그리고 타 ASIC 메모리 IP 회사의 로직 합성도 지원하는 등 표준 ASIC 플로우에 완벽하게 통합될 수있는 솔루션을 제공한다.

신플리시티는 FPGA 합성 솔루션 부문의 선두기업으로서, 2004년부터 매년 EE Times가 실시한 FPGA 고객만족도조사에서 1위를 기록하고 있다. 신플리시티는 전세계 20개 지사를 두고 있으, 본사는 미국 캘리포니아 써니베일에 위치해 있다. 더욱 자세한 정보는 신플리시티 웹사이트(www.synplicity.com)에서 찾을 수 있다.

- Source:
http://www.eetkorea.com/ART_8800466660_480103_NT_631e9f61.HTM

HDMI

고화질 멀티미디어 인터페이스(High Definition Multimedia Interface).

고선명 텔레비전(HDTV)에서 멀티미디어 콘텐츠를 보호하기 위한 방송 규격. HDTV나 셋톱 박스를 통해 고화질의 방송 영상을 수신할 때 불법 복제를 막기 위한 보안 기능으로서, 모든 콘텐츠를 무제한 복제, 1회 복제, 복제 불가의 3 종류로 분류하여 복제를 엄격히 통제하고 있다.

미국전기전자학회(IEEE)가 처음 제안했으며, 일부 유명 가전업체와 방송업계, 영화사에서 참여하고 있다.

리니어, 다기능 USB 배터리 차저 출시

Just F.Y.I...
 
Korean article URL: http://www.eetkorea.com/ART_8800467728_1103011_NP_185de6f1.HTM
English article URL: http://www.eeproductcenter.com/powersources/brief/showArticle.jhtml?articleID=199902328
 
Product URL: Linear - LTC3559 - Linear USB Battery Charger with Dual Buck Regulators LTC3559 LTC3559EUD#PBF (http://www.linear.com/pc/productDetail.jsp?navId=H0,C1,C1003,C1037,C1078,C1088,P37930)
 
Thanks... C.W. :)

신제품

인쇄: 파일을 선택한 후 브라우저 메뉴에서 인쇄하십시오.

리니어, 다기능 USB 배터리 차저 출시
게재: 2007년 06월 11일

다기능 리니어 차저 + 듀얼 싱크로너스 벅

리니어 테크놀로지 코리아가 핸드헬드 어플리케이션을 위해 효율적인 다기능 전력 관리 솔루션 LTC3559를 개발했다고 밝혔다.

LTC3559는 독립형 리튬이온/폴리머 배터리 차저와 2개의 고효율 싱크로너스 벅 레귤레이터를 통합했으며, 로우프로파일 3mm x 3mm DFN 패키지로 제공된다. 리니어 배터리 차저는 어댑터 전원으로는 최대 950mA, USB 전원으로는 최대 500mA의 충전 전류를 제공할 수 있다.

이 제품은 20%/100% 풀스케일 충전 전류 세팅, 셧다운/이네이블(enable)을 위한 SUSP 핀, 그리고 /CHRG 핀에서 4개 차동 표시 상태 등 USB 기능성이 높은 것이 특징이다. 또한 배터리 에너지를 아끼기 위해 LTC3559는 서스펜드 모드에서 배터리로부터 3uA 미만의 전류를 소모한다. 이 차저는 최대 5.5V(최대 7V의 절대 과도전압으로 더욱 강력함 제공)의 입력이 가능하다.

LTC3559의 통합 싱크로너스 벅 레귤레이터는 100%의 듀티 사이클 동작이 특징이고, 각각 최대 400mA의 출력 전류를 제공할 수 있으며, 프로그래머블 출력 전압은 0.8V로 낮다. 내부 저 RDS(ON) 스위치는 90%의 높은 효율을 제공함으로써 배터리 런타임을 극대화 할 수 있다. 뿐만 아니라 버스트 모드(Burst Mode�) 동작은 경부하에서 효율을 최적화하며, 대기 전류 소모량은 35uA(셧다운 시 1uA 미만)에 불과하다.

정주파수 전류 모드 아키텍처를 사용하는 이들 벅 레귤레이터는 2.5V ~ 5.5V의 입력 전압 범위에서 동작한다. 스위칭 주파수는 2.25MHz로, 높이가 1mm 미만인 저가의 초소형 커패시터 및 인덕터를 함께 사용할 수 있다. 또한, 이들 레귤레이터는 세라믹 출력 커패시터와 안정적으로 동작해 출력 전압 리플이 매우 낮다.


본 기사는  에 있는 전자 엔지니어 기사에서 인쇄한 것입니다.http://www.eetkorea.com/ART_8800467728_1103011_NP_185de6f1.HTM
http://www.eetkorea.com/ART_8800467728_1103011_NP_185de6f1.HTM

이전 기사로 | 전자 엔지니어

 
 

2007년 6월 5일 화요일

[fpga-cpu] x86 16bit CPU

-------------- Original message -------------
From : "N S"<
nshimizu@yahoo.com>
To : <
fpga-cpu@yahoogroups.com>
CC :
Date : Tue, 5 Jun 2007 10:8:34 +0900 (KST), Mon, 4 Jun 2007 18:08:27 -0700 (PDT)
Subject : [fpga-cpu] x86 16bit CPU

 

One of my graduated student agreed to open his design
under the GPL.

I put the sample code "x86FPGA package" under my web.

http://www.ip-arch.jp/indexe.html

It requires:
sfl2vl (convert SFL to Verilog),
Icarus Verilog,
NASM
and some other UNIX tools to run simulation.

We have ran FreeDOS under Icarus Verilog,
and also we ran a monitor program on ALTERA UP3 FPGA
board.

maybe I sent under the way email, sorry if you have
multiple copies.

Naohiko Shimizu,
IP ARCH, Inc.

__________________________________________________________
Building a website is a piece of cake. Yahoo! Small Business gives you all the tools to get online.
http://smallbusiness.yahoo.com/webhosting

[Non-text portions of this message have been removed]

__._,_.___
To post a message, send it to: fpga-cpu@yahoogroups.com
To unsubscribe, send a blank message to: fpga-cpu-unsubscribe@yahoogroups.com

Recommendations for Booting Windows from USB Storage Devices



Source: http://www.microsoft.com/whdc/device/storage/usb-boot.mspx