알테라가 28nm 공정기술로 제작한 FPGA를 올해 안에 선보일 계획이다. 새로운 FPGA 제품군은 맞춤화가 가능한 하드웨어 IP인 '임베디드 하드카피 블록'과 부분적으로 재구성이 가능한 FPGA 영역, 그리고 28Gbps 성능의 트랜시버들로 구성된다. 이로써 소비전력과 비용 절감에 대한 요구 사항과 더 높은 시스템 대역폭 요건을 모두 충족한다는 게 알테라의 구상이다. NE-Korea
글_한덕선 기자(dshan@nekorea.co.kr)
지금까지는 무어의 법칙이 어느 정도는 통용되어 공정 노드를 축소함으로써 이러한 요구 사항을 해결할 수 있었다. 하지만 앞으로는 무어의 법칙 하나만으로는 이 문제를 해결할 수 없을 것으로 보인다. 누설 전류 문제를 외면할 수 없을 뿐만 아니라 아날로그 블록은 공정 축소로 쉽게 해결되지 않기 때문이다.
임베디드 하드카피 블록
알테라는 28nm 노드의 앞선 공정기술과 세 가지 혁신 기술을 함께 결합하여 이러한 요구에 대응하고자 한다. 혁신 기술에는 임베디드 하드카피(HardCopy) 블록, 부분 재구성 기술, 28Gbps의 트랜시버가 포함된다.
임베디드 하드카피 블록은 알테라 고유의 하드카피 ASIC 기술을 활용하는 맞춤형 하드 IP 블록을 말한다. 예컨대 특정 애플리케이션에 특화된 기능이나 독자적인 맞춤형 IP를 사용자가 일일이 프로그래밍하지 않아도 되게끔 한 것인데, 이를 통해 사용자는 타임투마켓을 앞당기고 개발 비용과 소비전력을 줄일 수 있으며, 알테라로서는 특정 시장 영역에 대응하는 다양한 제품들을 보다 신속하게 공급할 수 있다는 이점을 갖게 된다.
28Gbps 트랜시버 탑재
내장되는 트랜시버의 성능도 28Gbps로 향상되어 I/O 대역폭을 크게 늘리게 된다. 28Gbps 성능은 이전 세대 제품인 알테라의 40nm 스트라틱스 GT FPGA의 11.3Gbps 트랜시버보다 2배 이상 향상된 것이다. 트랜시버 성능이 높아지면 외부 부품 수와 I/O 핀 수를 줄일 수 있을 뿐 아니라 소비전력과 비용도 절감할 수 있다.
알테라의 제품 및 기업 마케팅을 담당하는 빈스 후(Vince Hu) 부사장은 "일례로 과거에 10Gbps 트랜시버 80개를 사용해야 했던 시스템 설계를 향후에는 25Gbps 성능의 트랜시버 32개를 사용해서 구현할 수 있다"며, "이 경우, I/O 핀 수가 80개에서 32개로 줄어듦으로써 보드 면적과 인터커넥션 등도 줄어들게 되며, 그 결과 제작 비용은 25~32%, 소비전력은 60%가 각각 저감된다"고 밝혔다.
'부분 재구성' 기능 지원
정상적으로 동작하는 FPGA의 구동에 아무런 방해도 주지 않고 해당 FPGA에 새로운 기능을 포팅하거나 시스템 업그레이드를 할 수 있는 기능도 추가된다. 이른바 '부분 재구성(Partial Reconfiguration)'이라는 기능이다. 알테라의 28nm FPGA는 크게 세 가지 기능 블록으로 구성되는데, 맞춤형 하드 IP인 임베디드 하드카피 블록과 고속 트랜시버, 그리고 재구성이 가능한 FPGA 영역이 그것이다. 이 가운데 재구성이 가능한 FPGA 영역은 디바이스가 동작하는 중에도 부분적으로 재구성이 가능하다. 알테라의 쿼터스(Quartus) II 디자인 소프트웨어 내에 포함되어 있는 점증적 컴파일(Incremental Compile) 디자인 플로우를 이용하면 부분 재구성 작업을 매우 간단하게 처리할 수 있다. 부분 재구성 기능은 소비전력과 비용을 절감할 뿐 아니라 작동하지 않는 기능들을 FPGA 내에 넣을 필요가 없게 만들어 로직의 실효 밀도를 높이는 효과도 제공한다.
빈스 후 부사장은 "최첨단 28nm 공정기술과 세 가지 혁신 기술들은 알테라 FPGA들의 밀도와 I/O 성능을 극적으로 개선시키고 ASIC 및 ASSP에 대한 경쟁력 우위를 더욱 강화시킬 것"이라며, "알테라는 이러한 혁신 제품들을 올해 안에 선보일 것"이라고 밝혔다.
==========
댓글 없음:
댓글 쓰기