2006년 12월 28일 목요일

Element CXI, Inc.

12/28/2006


ElementCXI - Company Overview

http://www.elementcxi.com/overview.htm

Corporate – Company Overview
ElementCXI was founded in April 2004 as the next-generation semiconductor company. It’s founding is based on the realization that the delivery of real integrated circuit (IC) innovation has slowed – Silicon Valley being 40 years old – while the need for and the possibility of true innovation has accelerated in this ever-changing world. The ElementCXI team is combining the best of hardware and software to develop the next, wide-spread, general-purpose computing technologies and needed business models.


ElementCXI has development facilities/offices in Silicon Valley (Milpitas, California); Nashua, New Hampshire; and Tokyo, Japan.

ElementCXI’s Mission
Incorporated into the Company’s name is a constant reminder that customers must have the ability to Continuously Xccelerate (the) Innovation of their products.


ElementCXI’s Focus
Today, ODMs/OEMs everywhere are stifled with increasing electronic complexity, massive integration, slower and more expensive-to-develop applications, elongated time-to-market, decreasing return-on-investment, increased competition, and end-products that are increasingly likely to fail. Meanwhile, the Internet’s instantaneous flood of information and communication allows customers and competitors to immediately spread the word, stopping product sales worldwide if a usage problem occurs. The design effort, manufacture, and deployment of a new product are up against an inversely high-proportional set of risks. ElementCXI is focused on creating a highly advanced, next-generation technology that corrects these complex problems, enabling ODMs/OEMs to quickly and easily develop the best possible solution for their products.


The Need for a New Processing Solution
Despite enormous gains in raw computational power over the last two decades, it becomes increasingly clearer that a new IC approach is necessary to address the requirements of the 21st century. Whether or not the semiconductor industry continues doubling the number of transistors on a chip every 18 months, there continues to be no intelligent means to harness and use today’s raw computing power, and, we are continually defeated by the creation of larger, more complex systems.


Everyone knows the excitement of a new PC wears off quickly as its hard drive fills with complex and unreliable software code –the processor bogs down churning through unknown routines and the Internet allows infiltration of unwanted viruses. The raw computing power that so seductively invited us to build systems of unprecedented size and complexity has lead to products that are difficult to design, debug, monitor, and test. These systems regularly fail in practice, are increasingly vulnerable to unwanted intrusions, and are harder for the end-user to understand and use. These same issues occur in the embedded product space and the OEM is assigned the responsibility of filtering these issues from the end-user.

It’s also becoming apparent that growing system complexity may actually be reversing the information revolution. The cost of programming, building, and maintaining ever-more-complex systems has grown out of control. Finished products have shorter life cycles and decreasing return on investment (ROI), and users are constantly required to increase their technical expertise. The results are systems that grow more rigid, fragile, and unreliable, while end-users and ODMs/OEMs pay more to become more frustrated.

The design challenges that require complex SoCs with millions of lines of code, months to years of design time, and several IC re-spins must now meet market pressures that can no longer afford these costly and lengthy design cycles. A radical change in technology must take place in order to achieve a quantum leap in capability, productivity, and ease-of-use.

The current ICs and architectures that form the basis for Moore’s Law are predicated on the historical requirements of the 3Ps - performance, power consumption, and price. Until recently, it has been possible to largely ignore the dimension of the 3Rs – Robustness (resists a failure), Resilience (recovers despite a hard or soft failure), and true Reliability (continuous operation). As systems become more complex and IC fabrication geometries continue to decline, the 3Rs can no longer be ignored. The 3Rs provide the underpinning for products that are much faster and easier to design and use, have drastically reduced complexity, and that possess a quantum leap in system flexibility, upgradeability, security, and reduced software code – all while maintaining the original 3P requirements.

The attributes of the 3Rs also enable OEMs to Continuously Xccelerate (the) Innovation of their end products while quickly and easily meeting ever changing market demands. Rather than being behind the customers’ demands for new functionality and features, OEMs can supply products that exceed their customers’ desires – whether it’s a single customer or millions of customers.

Market Opportunity
ElementCXI is designing a general purpose processing platform suitable for any processing application. Element CXI’s initial focus is on three market opportunities:

  • Automotive electronics (telematics, communications, engine controllers)
  • Consumer wireless communications (handsets and PDAs)
  • Converging markets of digital imaging and 3D graphics (cameras, video, and analysis).

ElementCXI can then expand into markets as diverse as the following:

  • Consumer electronics (HDTV, digital TV, video compression, broadcast media)
  • Office imaging (digital imaging, digital printing)
  • General telecommunications (telecom infrastructure)
  • Wireless communications (base stations, satellite receivers)
  • Networking (data compression, encryption/decryption)
  • Multi-media (conferencing, video/image scaling)
  • Medical electronics (CAT scan, ultrasound)
  • Instrumentation and industrial test and measurement (robotic vision)
  • Military and security (security, scanning, biometrics)


ElementCXI - Management
http://www.elementcxi.com/management.htm


Management Team
For over 20 years, the founding team and initial employees have been involved in key developments of integrated circuit (IC) fabrication processes, memory design, logic design, electronic design automation (EDA), reconfigurable computing, and IC manufacturing. They have invented and commercialized new fabrication processes, IC architectures, design tools, system OSs, RTOS kernels, and software control of real-time dynamic logic. The team has over 150 years of combined experience in high technology engineering and management, including the design, development, commercialization, marketing, sales, and product introductions of advanced electronic products and services.


Jaime Cummins
Chief Executive Officer and Founder
Jaime Cummins is the CEO and Founder of Element CXI. Mr. Cummins has over twenty years experience leading divisions and groups in the development of emerging wireless and wire-line communication systems, networking products, innovative software, and silicon technology. He most recently was a Co-Founder and former President and Chief Executive Officer (CEO) of QuickSilver Technology. At Xilinx, he was the Senior Director and General Manager of the Reconfigurable Logic Group that developed the XC6200, the first commercial RPU. Prior to Xilinx, Mr. Cummins was the Executive Director of Technology for Pacific Bell Video Services (PBVS) where he led the development and the first commercial deployments of broadband consumer services over a unified voice, data, and video network. At, Apple Computer, Mr. Cummins was Director of Macintosh System Software and was responsible for the development of the Macintosh System 7.5. He also was senior manager in the Macintosh Hardware Division, and Apple Integrated Systems Group. Mr. Cummins was a California State Scholar and holds a B.A. from the University of California at Santa Barbara. He attended the graduate school of Computer Science and Engineering at California State University at Sacramento.


John Watson
Vice President and Founder
John Watson is the Vice Presdient and Founder of Element CXI. Mr. Watson has more than twenty years marketing, sales, and senior management experience at Intel, Fairchild, National Semiconductor, Data I/O, and Xilinx, as well as a strong engineering background that dates back to the formative days of Intel. He was most recently a Co-Founder and Vice President Marketing of QuickSilver Technology, the pioneering company of adaptive computing technology. Mr. Watson’s focus is on innovating and delivering industry-first, leading-edge products throughout United States, Europe, and Southeast Asia/Japan geographies. While at QuickSilver, Mr. Watson was a co-developer of the Adaptive Computing Machine (ACM), a new class of high performance/low power IC, and developed the market for this technology. At Xilinx, he was responsible for developing and establishing the market category of reconfigurable computing, using Xilinx FPGA-based technologies. During is career at Data I/O, he played a key role in developing the market for and acceptance of FPGA technologies in 1989, as well as developing the world’s first FPGA emulator and software design tools Mr. Watson has been a co-founder of several industry tradeshows, magazines, and trade associations, promoting the advancement of IC technologies. He holds a BSEE from the University of Portland.


Robert (Bob) Barker
Director of Business Development
Robert Barker heads Business Development at Element CXI. Mr. Barker has over 20 years experience as a senior-level manager in the semiconductor, software and distribution industry. He held the position of Vice President of Marketing at Exemplar Logic, where he was responsible for the successful repositioning of the company from an OEM niche technology supplier to a mainstream FPGA synthesis end-user supplier. At Exemplar Logic, he introduced the highly successful Leonardo series of synthesis tools to the market, which contributed year-to-year revenue growth rates of 70 to 100 percent over a four-year period of time. Market valuation of Exemplar increased from $25M to $120M in two years. Prior to this, Mr. Barker was the Director of Marketing for the PLD Products Business Unit for Xilinx. At Plus Logic, an FPGA start-up, Mr. Barker participated in the initial funding of the company as a member of the management team that raised $5M in initial capital. He went on to found Plus Logic’s European subsidiary in Munich, Germany. Early in his career, Mr. Barker held marketing and sales positions at Hamilton/Avnet, Signetics, Intersil, and Mesa Engineering. He holds a BSEE from California Polytechnic State University.


Chris Phillips
VP of Engineering
Mr. Phillips has an extensive 20 year expertise in systems applications, micro-architectures, logic design, silicon level circuit design, algorithm invention, high level/assembly language programming, and code scripts. He has brought to market 20 fully-functional-at-first-silicon device tape outs and has 23 patents in the design of microcontrollers, microprocessors, FPGAs, ASICs, reconfigurable computing systems and CAD EDA tools. Previous to ElementCXI, he co-founded Tiger Semiconductor, Leopard Logic, and Chameleon Systems . At Summitt Design, Mr Phillips was Director of High Level Synthesis and at DaSys Inc. he pioneering behavioral synthesis. At Crosspoint Solutions, Mr. Phillips served as Director of Advanced Architecture for the CrossFire FPGA family and at National Semiconductor he designed and delivered the control and decode logic for a fully compatible, clean room 486 processor producing functional silicon and 8 patents in 15 months. Earlier, he was the designer responsible for the COP444C micro-controller which then averaged $80M/year revenue for 17 years so that, on average, every person in the US owns at least three of these devices. Chris Phillips graduated with a Bachelor of Science degree in Electrical Engineering from Cornell University in Ithaca , New York ; McMullen Scholar.


Dr. Sam Beal
Director of Applications
Sam has 26 years experience in engineering and marketing of semiconductor products, encompassing CMOS process and design, ASIC methodology and design services, FPGA applications and product planning, and system in package (SiP) development. As Senior Member of the Technical Staff, he developed Texas Instruments' initial standard cell methodology and later established and managed TI's first ASIC design center. He built and managed teams responsible for applications engineering, technical marketing, product marketing, and 3rd party IP at Hitachi , Actel and Alpine Microsystems. Sam has 6 patents granted, 4 pending, 25+ published articles and numerous conference presentations throughout the US , Europe and Japan. He holds a Ph.D in EE from SMU, Dallas Tx.


Dale Wong
Director of Software development
Prior to Element CXI, Dale Wong was a founder, V.P. of Technology for Leopard Logic, a
start-up company dedicated to the realization of data intensive algorithms in silicon. There he was responsible for global technology strategy and achievement of commercial quality results. Dale was also a founding member of Chameleon Systems from 1997-2000, where he was VP of Software development for ground-breaking development of the world’s first commercial reconfigurable communications platform. Mr. Wong received key seminal patents in the application of dynamic adaptive reconfigurability for algorithm acceleration. Dale has written and directed key platforms in both start-up and large corporate development environments at companies such as VLSI Technology, Crosspoint Solutions, and Cadence Design Automation in senior contributory roles. Mr. Wong has received 16 USPTO patents in area’s of advanced algorithm application and design.


© Copyright 2005-2006, Element CXI, Inc. All rights reserved.

2006년 12월 27일 수요일

Emailing: "라우팅 및 원격 액세스" "이름 확인" - Google 검색

The message is ready to be sent with the following file or link attachments:
Shortcut to:
http://www.google.co.kr/search?num=100&hl=ko&newwindow=1&rls=GGLD%2CGGLD%3A2005-25%2CGGLD%3Ako&q=%22%EB%9D%BC%EC%9A%B0%ED%8C%85+%EB%B0%8F+%EC%9B%90%EA%B2%A9+%EC%95%A1%EC%84%B8%EC%8A%A4%22+%22%EC%9D%B4%EB%A6%84+%ED%99%95%EC%9D%B8%22&btnG=%EA%B2%80%EC%83%89&lr=lang_ko

Note: To protect against computer viruses, e-mail programs may prevent sending or receiving certain types of file attachments. Check your e-mail security settings to determine how attachments are handled.

Adeurian D. Sapienneu :: 윈도우 구동 서비스와 포트번호

The message is ready to be sent with the following file or link attachments:
Shortcut to:
http://adeurian.com/128

Note: To protect against computer viruses, e-mail programs may prevent sending or receiving certain types of file attachments. Check your e-mail security settings to determine how attachments are handled.

2006년 12월 20일 수요일

갈수록 교묘해지는 e메일 스팸 - e메일 스팸도 ‘2.0시대’를 맞았다.

갈수록 교묘해지는 e메일 스팸

e메일 스팸도 ‘2.0시대’를 맞았다.

스팸메일이 여전히 기승을 부리고 있는 가운데 날로 첨단화하는 안티 스팸 기술에 대응해 스팸 발송 기술도 진화를 거듭하고 있는 것으로 나타났다.

뉴욕타임스는 스팸메일 필터 업체 아이언포트 자료를 인용해 지난해 말 기점으로 스팸메일 건수가 다시 늘고, 발송 기법 또한 교묘해졌다고 소개했다. 특히 기존 스팸 필터를 무력화할 수 있는 첨단 기술로 무장한 스팸메일인 스팸 2.0이 잇따라 출현 중이라고 전했다.

스팸 2.0은 기존 필터 기술을 교묘하게 피할 수 있는 신종 스팸메일. 기존 스팸 차단 기술은 크게 메일 발송자를 분석해 추적하거나, 텍스트에 포함된 단어로 메일을 걸러내고 연결된 웹사이트 검색를 통해 스팸메일 여부를 파악하는 등 3가지 방법을 사용했다.

스팸2.0은 한 마디로 이를 피해 갈 수 있는 새로운 형태의 지능형 메일.

먼저 스패머는 ’봇넷(botnet)’으로 불리는 해킹 프로그램을 사용해 자신의 컴퓨터가 아닌 다른 컴퓨터에서 스팸메일을 발송하는 방법을 쓰고 있다. 또 특정 문구를 걸러 내는 메일 텍스트 분석을 피하기 위해 이미지 속에 광고 문안을 넣어 만든 ‘이미지 스팸’ 형태로 진화하는 상황이다.

아이언포트는 이미지 스팸 발송량이 매년 크게 증가해 전체 스팸메일 중 최고 45%까지 차지하고 있다고 집계했다. 또 스팸메일 필터가 스팸메일 복사본을 찾아내 차단하지 못하도록 이미지를 조금씩 변경하는 스팸 기술까지 등장했다.

콕스커뮤니케이션스 전산 담당자인 프랭클린 왈릭은 “올해 들어서 기존 필터에 걸러지지 않는 스팸메일이 쏟아지고 있다”며 “내부에서 스팸메일 필터를 이제 사용하지 않고 있냐는 질문을 받을 정도”라고 말했다.

특히 신종 스팸메일은 미국 뿐 아니라 유럽·아시아·아프리카 등에서 무차별적으로 발송되고 있으며 지난 6개월 동안 크게 증가해 e메일 10통 가운데 9통이 스팸메일일 정도로 극성을 부리고 있다.

강병준 기자

[전자신문 2006-12-08]
 출처 : 전자신문 [2006/12/08 ]
 
 

2006년 12월 12일 화요일

사이커넥트, 디지털 전력선 트랜시버 칩 개발

사이커넥트, 디지털 전력선 트랜시버 칩 개발
게재: 2006년 12월 01일

사이커넥트의 디지털 전력선 트랜시버 칩 PLT050

사이커넥트(SiConnect)가 자사 최초의 디지털 전력선 트랜시버 칩 PLT050을 개발했다고 밝혔다.

ADSL 속도를 지원할 수 있도록 설계된 PLT050은 헤드라인 대역폭이 85Mbps 정도인 경쟁 솔루션의 성능과 맞먹는 14Mbps의 페이로드 쓰루풋(실제)을 달성한다.

양방향 아날로그/디지털 인터페이스 IC(AD9865), 단순한 커플러 회로, 산업 표준 PHY(이더넷, USB 또는 직렬) 및 시스템 펌웨어 및 구성 업로드를 위한 512kbit EEPROM 와 함께 사용되는 이 칩은 최소한의 외부 부품만으로도 완벽한 전력선 트랜시버 솔루션을 구현할 수 있다.

대체 전력선 트랜시버 솔루션과는 달리 POEM 기술 기반의 PLT050은 SMA/CR(Synchronous Multiple Access / Contention Resolution) 프로토콜과 16 서비스 레벨의 QoS 관리 기술을 이용해 오디오, 비디오, VoIP 및 IP 데이터 스트림간의 공정하고 우선적인 분배를 보장한다.

중요한 것은 PLT050을 이용하면, FCC Part 15, CISPR 22와 이의 유럽 지침인 EN55022(유럽에서 판매되는 가전에 요구되는 필수지침)를 포함해 글로벌 EMC 지침을 준수하는 제품을 만들 수 있다는 것이다.


http://www.eetkorea.com/ART_8800444059_839577_bbf54982200612.HTM

자일링스, 마이크로블레이즈 개발 킷 출시

자일링스, 마이크로블레이즈 개발 킷 출시
게재: 2006년 11월 28일

마이크로블레이즈 개발 킷 ‘스파르탄-3E 1600E 에디션’

자일링스가 마이크로블레이즈(MicroBlaze) 개발 킷 ‘스파르탄-3E(Spartan-3E) 1600E 에디션’을 발표했다. 스파르탄-3E 1600E 에디션은 개발 과정을 시작하는데 필요한 하드웨어, 디자인 툴, 지적 재산권(IP), 레퍼런스 디자인을 모두 포함하는 통합 플랫폼을 제공한다.

통합 마이크로블레이즈 임베디드 개발 킷과 저렴한 스파르탄-3E플랫폼을 기반으로 하드웨어 및 소프트웨어 개발을 신속하게 실행할 수 있으며, 그 결과 저렴한 임베디드 솔루션의 개발을 가속화할 수 있다고 자일링스는 밝혔다.

마이크로블레이즈 개발 킷 '스파르탄-3E 1600E 에디션'은 자일링스 스파르탄-3E 시리즈 플랫폼 FPGA상에서 변화하는 임베디드 디자인 조건에 맞게 플랫폼을 조정할 수 있는 유연한 32비트 마이크로블레이즈 소프트 프로세서를 포함하고 있다.

개발 킷에 포함된 스파르탄-3E SP3E1600E 개발 보드는 플랫폼 로직, DSP 코프로세싱, 임베디드 시스템 통합 성능을 지닌 스파르탄-3E XC3S1600E-4FG320C 디바이스로, 설계자들이 간편하고 저비용으로 임베디드 시스템 디자인을 프로토타입 및 평가할 수 있도록 부품, 메모리, 디스플레이, 커넥터, 인터페이스의 다양한 옵션을 내장한다.


출처: http://www.eetkorea.com/ART_8800443316_839575_e94537f9200611.HTM

컨피규러블 섹션의 효과적인 설계

출처: http://www.eetkorea.com/ART_8800444031_839575_7bd74880_no.HTM


컨피규러블 섹션의 효과적인 설계
게재: 2006년 12월 01일

By Kiyosi Isihara
VP of Engineering
Viasic Inc.

점점 더 많은 수의 SoC 디자인들이 빠르고, 쉽고, 저렴하게 재프로그램되거나 리스핀될 수 있는 컨피규러블 섹션들을 포함시키고 있다. SoC의 구성성으로 디자이너들은 이제 비용을 걱정할 필요없이 마지막 스펙이 정해지기 전에 초기 버전의 제품을 내놓을 수 있기 때문에 관심이 집중되고 있는 제품을 시장에 첫 번째로 내놓을 수 있다. 컨피규러블 섹션들을 추가함으로써 업체들은 기능을 추가하거나 변경하고, 사소한 버그까지도 고칠 수 있으며, 서로 다른 시장을 위해 동일한 부품으로 서로 다른 버전들을 설계할 수 있다. 또, 고객의 특정 요구에 맞춘 기능들을 재빨리 추가해 새로운 비즈니스의 성공을 도울 수 있다.

이러한 컨피규러블 섹션들을 위한 하드웨어 패브릭들은 1)필드 프로그래머블, 2)메탈 프로그래머블, 2)스탠더드 메탈의 세 가지 범주에 들어간다.

필드 프로그래머블 패브릭들은 동일한 기본적 프로그래머블 빌딩 블록들을 이용하고, 구성성을 위해 메모리를 이용하며, 다재다능성을 제공한다. 그러나 필드 프로그래머블 패브릭들은 전력을 많이 먹으며, 다른 컨피규러블 패브릭들보다 칩 면적이 20배에서 50배 더 필요하다. 메탈 프로그래머블 패브릭들은 구식 게이트 어레이 기술의 가까운 사촌이며, 디자인을 프로그램하고 루팅하는데 3개에서 12개의 포토마스크가 필요하다. 스탠다드 메탈 패브릭은 사전 구성된 로직과 루팅을 가지고 있다. 그러나 구성성을 위해 큰 메모리를 갖는 대신 스탠다드 메탈 패브릭들은 프로그래밍을 위해 하나 이상의 마스크 레이어에 비아를 사용한다.

사용되는 패브릭에 상관없이 디자이너들은 SoC 내의 컨피규러블 섹션들을 디자인할 때 다음과 같은 지침에 주의해야 한다.

해야 할 일

·리스핀이 필요하게 될 가능성이 높고 재구성성의 이점을 가장 잘 살릴 수 있는 SoC 섹션에 대해 브레인스토밍한다. 비디오 코덱 알고리즘이 향후 바뀔 가능성이 있는가? 디자인의 특정 파트가 전통적으로 버그가 많았는가? IEEE 스펙은 새로 부상하는 기능을 위한 것인가? 이러한 모든 것들이 구성 가능한 블록의 후보가 될 것이다.

·컨피규러블 블록의 크기와 위치를 설정할 때 가능한 미래의 기능들을 명확하게 하라. 컨피규러블 영역을 미래에 사용할 수 없다면 컨피규러블 섹션을 가져야 할 이유가 없어진다. 필요한 컨피규러블 리소스들도 모든 목적에 충분해야 한다.

·효과적인 네트리스트 디자인을 위해 패브릭 리소스를 고려한다. 패브릭이 LUT에 기반을 둔 것이라면 여러 팬아웃을 가진 2입력 스테이지의 수를 최소화한다. 패브릭이 많은 미세한 특징들을 가지고 있다면 일반적으로 사용되는 2레벨의 인수화된 로직을 이용하라. 마찬가지로 패브릭이 컨피규러블 메모리를 가지고 있다면 레지스터 파일이나 다른 하드 코어화된 메모리 대신 이 메모리를 이용함으로써 훨씬 나은 전체 밀도를 얻을 수 있다.

·구성 가능한 패브릭의 바른 카테고리를 선택한다. 엔드유저가 엔드 디바이스를 재구성할 필요가 있다면 디자이너들은 필드 프로그래머블 패브릭을 선택해야 한다. 전력 소모, 열, 빠른 클럭 속도 또는 부품별 비용이 큰 문제가 된다면 디자이너들은 필드 프로그래머블 패브릭을 피해야 한다. 타임투마켓 또는 마스크 비용이 큰 문제라면 프로그래밍을 위해 단일 비아 레이어에 하나의 마스크 만을 필요로 하는 스탠더드 메탈 패브릭이 최상의 선택일 수 있다.

해선 안될 일

·컨피규러블 패브릭을 선택하는데 있어서 디자인 클로저에 들어가는 시간과 노력을 무시해서는 안 된다. 특히, 루팅이 장소에 구애받지 않고 자유로이 이루어지는 메탈 프로그래머블 패브릭에서 타이밍과 신호무결성의 디자인 클로저는 스탠더드 셀에서만큼 복잡할 수 있다.

·파운드리 공정의 라이프 스팬을 잊어서는 안 된다. 새로운 컨피규러블 SoC 플랫폼들은 수년 간 리스핀될 수 있어야 한다. 그리고 파운드리 공정이 수년 간 이용 가능해야 한다.

·컨피규러블 SoC와 관련된 비즈니스 문제들을 무시해선 안 된다. 엔지니어링 시간, 제조 시간, 마스크 비용이 모두 반영되었을 때 총 리스핀 비용은 얼마인가? 컨피규러블 패브릭이 로열티 비용을 수반한다면 이 또한 고려되어야 한다. 왜냐하면 이는 재정적인 재난을 초래하거나 아니면 프로젝트가 기대 이상의 물량으로 갈 때 경쟁력 없는 가격에 당신을 묶어둘 수도 있기 때문이다.

·제품 스펙이 완성되지 않았다는 핑계로 SoC 시작을 뒤로 미루어서는 안 된다. 컨피규러블 SoC는 새로운 제품을 시장에 빨리 내놓을 수 있게 해준다. 스펙이 일단 탄탄해지면 칩은 항상 리스핀될 수 있다. 마찬가지로, 컨피규러블 섹션에 늦게 변경 요청이 오더라도 땀 뺄 필요는 없다. 왜냐하면 모든 것을 다시 시작해야 하는 것은 아니기 때문이다.

·스탠더드 셀 생각에 사로잡혀서는 안 된다. 컨피규러블 로직을 갖는 이유는 여러 공급 제품들에 고유 IP를 이용하기 위해서이다. 마켓 윈도우가 더 까다롭고, 맞춤화와 새로운 기능들에 대한 요청이 더 많을수록 컨피규러블 SoC를 갖는 이점이 더 크다. 리스핀이 더 이상 문제가 되지 않는다는 점을 기억하자.

컨피규러블 블록이 융통성을 더해준다. 동일한 IP를 공유하는 서로 다른 SoC들은 신속하게 생산될 수 있다.

컨피규러블 블록이 융통성을 더해준다. 동일한 IP를 공유하는 서로 다른 SoC들은 신속하게 생산될 수 있다.

2006년 12월 5일 화요일

QUALCOMM Press Center - QUALCOMM to Acquire Airgo and Bluetooth Assets of RFMD

Hello All...

Qualcomm이 "RF Micro Devices, Inc. (http://www.rfmd.com/)"社의 Bluetooth 사업부문과 wireless LAN solution을 제공하는 private company인 "Airgo Networks Inc. (http://www.airgonetworks.com/)"社를 인수했습니다... 조만간 Qualcomm chipset 한종류로 모든 interconnectivity가 제공되는 황당(?)한 시절이 도래할지도 모른다는...

아래 press의 출처는 다음과 같습니다...

http://www.qualcomm.com/press/releases/2006/061203_acquire_airgo_bluetooth.html

추가로 몇가지 press가 더 있는데 URL은 다음과 같습니다...

- Majority of RFMD's Bluetooth(R) Assets to Be Acquired by QUALCOMM,
http://phx.corporate-ir.net/phoenix.zhtml?c=95468&p=irol-newsArticle&ID=938134

- QUALCOMM Announces Availability of World’s First 802.11n Draft 2.0 Chipset,
http://www.cdmatech.com/news/releases/2006/061203_airgo_agn400.jsp


Thanks... C.W. :)


QUALCOMM Incorporated / Press Release
www.qualcomm.com
5775 Morehouse Drive
San Diego, CA 92121-1714
(858) 587-1121

QUALCOMM to Acquire Airgo and Bluetooth Assets of RFMD

Move Enables Customers to More Quickly Deliver Industry-Leading Mobile Broadband Devices

SAN DIEGO — December 03, 2006 — QUALCOMM Incorporated (Nasdaq: QCOM), a leading developer and innovator of advanced wireless technologies and data solutions, today announced that it will be making acquisitions to complement its core wireless technology offerings. QUALCOMM will acquire for cash WLAN technology provider Airgo Networks Inc. and the majority of RF Micro Devices' (RFMD's) Bluetooth® assets. The acquisitions will enhance QUALCOMM's ability to deliver industry-leading, complete semiconductor solutions that will enable its device manufacturing partners to more quickly and easily offer a wide range of compelling wireless devices.

“QUALCOMM's business strategy has always been integration, enhancing performance and reducing time to market by offering complete solutions,” said Dr. Sanjay K. Jha, president of QUALCOMM CDMA Technologies. “With these two acquisitions, we will continue to extend our leadership in mobile broadband and will be offering our partners comprehensive chipsets with seamlessly integrated features.”

“As the attach rate for Bluetooth and WLAN features in mobile handsets is poised to grow past the critical tipping point, these acquisitions become very timely,” said Chris Ambrosio, director of wireless device strategies for Strategy Analytics. “With QUALCOMM now having the technologies of Airgo and RFMD's Bluetooth business in-house, manufacturers will have access to more integrated solutions - chipsets that deliver expanded, seamless connectivity with enhanced performance and space savings.”

Palo Alto, Calif.-based Airgo possesses intellectual property assets and resources in WLAN technology and has provided WLAN products to both manufacturers of access points and laptop computers. In addition to supporting Airgo's existing business, QUALCOMM will be integrating their 802.11a/b/g and 802.11n technology into select Mobile Station Modem™ (MSM™) chipsets. The Company will also use this technology for chipsets on the new Snapdragon™ platform, which is designed to offer ubiquitous mobile broadband connectivity.

“Airgo has an extensive history of delivering advanced wireless LAN solutions that have revolutionized our industry segment, and we are pleased to become part of the company we believe is the global leader in wireless technology and chipsets,” said Greg Raleigh, president & chief executive officer of Airgo Networks. “This acquisition enables integrated products with wireless LAN and wireless WAN capabilities to deliver a seamless-connectivity experience for users.”

Under the agreement with RFMD, QUALCOMM will acquire the majority of North Carolina-based RFMD's Bluetooth assets, specifically those based in San Diego. QUALCOMM will be integrating the Bluetooth Enhanced Data Rate (EDR) technology into MSM reference designs to offer its device manufacturing customers a more complete solution. RFMD's San Diego-based team currently designs technology for both the mobile handset and headset markets.

“RFMD hopes to become a broader development partner to QUALCOMM's entire product portfolio for complementary products such as power amplifiers and front-end modules,” said Bob Bruggeworth, president and chief executive officer of RFMD. “RFMD is pleased that QUALCOMM sees the value of our long-term roadmaps for front-end solutions. The sale of these assets is part of an ongoing relationship with QUALCOMM that we expect will continue to strengthen as we move forward to become the leading provider of high-performance radio systems and solutions to the wireless industry.”

QUALCOMM estimates the combined effect of these acquisitions on its pro forma earnings per share to be dilutive by approximately $0.04 in its fiscal year ending September 2007, and modestly accretive in FY08. The acquisitions are expected to close by the end of December 2006.

QUALCOMM Incorporated (www.qualcomm.com) is a leader in developing and delivering innovative digital wireless communications products and services based on CDMA and other advanced technologies. Headquartered in San Diego, Calif., QUALCOMM is included in the S&P 500 Index and is a 2006 FORTUNE 500® company traded on The Nasdaq Stock Market® under the ticker symbol QCOM.

Except for the historical information contained herein, this news release contains forward-looking statements that are subject to risks and uncertainties, including the ability to gain any necessary approvals for the proposed acquisitions, the successful completion of the acquisitions, the ability to achieve expected growth, savings and benefits of the acquisitions, the potential disruption in business or relationships with customers, vendors, partners and employees as a result of the proposed acquisitions, the Company's ability to successfully design and have manufactured significant quantities of CDMA components on a timely and profitable basis, the extent and speed to which CDMA is deployed, change in economic conditions of the various markets the Company serves, as well as the other risks detailed from time to time in the Company's SEC reports, including the report on Form 10-K for the year ended September 25, 2006.

###

QUALCOMM is a registered trademark of QUALCOMM Incorporated. Mobile Station Modem and MSM are trademarks of QUALCOMM Incorporated. The Bluetooth word mark and logos are owned by the Bluetooth SIG, Inc. All other trademarks are the property of their respective owners.

QUALCOMM Contacts:
Kira Lee, QUALCOMM CDMA Technologies
Phone: 1-858-845-7571
Email: qctpublicrelations@qualcomm.com

Emily Kilpatrick, Corporate Communications
Phone: 1-858-658-3143
Email: corpcomm@qualcomm.com

Garrett Ponder, Investor Relations
Phone: 1-858-658-4813
Email: ir@qualcomm.com

 

2006년 12월 4일 월요일

Emailing: SYSTEM SYNTHESIS OF DIGITAL SYSTEMS

 

SYSTEM SYNTHESIS OF DIGITAL SYSTEMS


Goal

Gives the basic knowledge about modern design methods for digital systems.

Organization:

There will be nine lectures given by the teachers.
Additional lectures will be dedicated to presentation of term papers (case studies) by the students.

Literature:

P. Eles, K. Kuchcinski and Z. Peng "System Synthesis with VHDL" published by Kluwer Academic Publisher, December 1997.

Examination:

Term paper and seminar presentation.

Credits:

3 points.

Teachers:

Petru Eles, tel 28 13 96, e-mail petel@ida.liu.se.
Zebo Peng, tel 28 40 46, e-mail zebpe@ida.liu.se

Lecture Plan:

  • Thursday March 23, 10-12 in Elogen:
    Introduction and Course Overview. System Synthesis and High-Level Synthesis (Petru Eles).
    lecture notes
  • Thursday April 6, 10-12 in Elogen:
    VHDL - Basics and Simulation Mechanism (Petru Eles).
    lecture notes
  • Thursday April 13, 10-12 in Elogen:
    High-Level Synthesis (Zebo Peng).
    lecture notes
  • Thursday April 20, 10-12 in Elogen:
    Basics of Transformational Approach (Zebo Peng).
    lecture notes
  • Thursday April 27, 10-12 in Elogen:
    Optimization Heuristics for Synthesis (Zebo Peng).
  • Thursday May 11, 13-15 in Elogen:
    System-Level Synthesis and Hardware-Software Partitioning - I (Petru Eles).
  • Thursday May 18, 10-12 in Elogen:
    System-Level Synthesis and Hardware-Software Partitioning - II (Petru Eles).
  • Wednesday May 31, 10-12 in Eliten:
    Synthesis of Advanced Features (Petru Eles).
  • Thursday June 8, 10-12 in Elogen:
    High-Level Synthesis for Testability(Zebo Peng).
  • Thursday June 15, 10-?? in Elogen
    Presentation of Term Papers.

20-April-2000 21:22

Emailing: Papers on FPGA

 

  CAD Group Publications  Publications
 

keyword: FPGA
Found 30 entries [breakdown]
  1. Exploiting Circuit Emulation for Fast Hardness Evaluation
    P. Civera, L. Macchiarulo, M. Rebaudengo, M. Sonza Reorda, M. Violante
    IEEE Transactions on Nuclear Science, Vol. 48, No. 6, December 2001, pp. 2210-2216

  2. A new functional fault model for FPGA Application-Oriented testing
    M. Rebaudengo, M. Sonza Reorda, M. Violante
    DFT2002: IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, pp. 372-380

  3. An FPGA-based approach for speeding-up Fault Injection campaigns on safety-critical circuits
    P. Civera, L. Macchiarulo, M. Rebaudengo, M. Sonza Reorda, M. Violante
    Journal of Electronic Testing:Theory and Applications, Vol. 18, No. 3, June 2002, pp. 261-271

  4. An Accurate Analysis of the Effects of Soft Errors in the Instruction and Data Caches of a Pipelined Microprocessor
    M. Rebaudengo, M. Sonza Reorda, M. Violante
    DATE2003: Design, Automation and Test in Europe, 2003, pp. 602-607

  5. Analyzing SEU Effects in SRAM-based FPGAs
    M. Violante, M. Ceschia, M. Sonza Reorda, A. Paccagnella, P. Bernardi, M. Rebaudengo, D. Bortolato, M. Bellato, P. Zambolin, and A. Candelori
    IOLTS2003: IEEE International On-Line Testing Symposium, 2003, pp. 119-123

  6. Identification and classification of single-event upsets in the configuration memory of sram-based fpgas
    M. Ceschia, M. Violante, M. Sonza Reorda, A. Paccagnella, P. Bernardi, M. Rebaudengo, D. Bortolato, M. Bellato, P. Zambolin, A. Candelori
    IEEE Transactions on Nuclear Science, Vol. 50, No. 6, December 2003, pp. 2088-2094

  7. Evaluating the effects of SEUs affecting the configuration memory of an SRAM-based FPGA
    M. Bellato, P. Bernardi, D. Bortolato, A. Candelori, M. Ceschia, A. Paccagnella,, M. Rebaudengo, M. Sonza Reorda, M. Violante, P. Zambolin
    DATE2004: Design, Automation and Test in Europe, 2004, pp. 188-193

  8. On the evaluation of SEU sensitiveness in SRAM-based FPGAs
    P. Bernardi, M. Sonza Reorda, L. Sterpone, M. Violante
    IOLTS2004: IEEE International On-Line Testing Symposium, 2004, pp. 115-120

  9. A multi-level approach to the dependability analysis of networked systems based on the CAN protocol
    F. Corno, J. Perez, M. Sonza Reorda, M. Violante
    SBCCI04: IEEE Symposium on Integrated Circuits and Systems Design, 2004, pp. 71-75

  10. Coupling Different Methodologies to Validate Obsolete Microprocessors
    L. Anghel, E. Sanchez, M. Sonza Reorda, G. Squillero, R. Velazco
    DFT'04: The 19th IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems

  11. Automatic Verification of RT-Level Microprocessor Cores Using Behavioral Specifications: a Case Study
    L. Anghel, E. Sanchez, M. Sonza Reorda, G. Squillero, R. Velazco
    XIX Conference on Design of Circuits and Integrated Systems, Bordeaux, France, November 24-26, 2004

  12. On-line Analysis and Perturbation of CAN Networks
    M. Sonza Reorda, M. Violante
    IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, 2004, pp. 424-432

  13. Simulation-Based Analysis of SEU Effects in SRAM-Based FPGAs
    M. Violante, L. Sterpone, M. Ceschia, D. Bortolato, P. Bernardi, M. Sonza Reorda, A. Paccagnella
    IEEE Transactions on Nuclear Science, Vol. 51, No. 6, December 2004, pp. 3354-3359

  14. On the Optimal Design of Triple Modular Redundancy Logic for SRAM-Based FPGAs
    F. Kastensmidt, L. Sterpone, M. Sonza Reorda, L. Carro
    DATE2005: IEEE Design, Automation and Test in Europe, 2005, pp. 1290-1295

  15. Multiple errors produced by single upsets in FPGA configuration memory: a possible solution
    M. Sonza Reorda, L. Sterpone, M. Violante
    ETS2005: IEEE European Test Symposium, 2005, pp. 136-141
    BEST PAPER AWARD at IEEE ETS 2005

  16. Efficient Estimation of SEU effects in SRAM-based FPGAs
    M. Sonza Reorda, L. Sterpone, M. Violante
    IOLTS 2005: IEEE International On-line Testing Symposium, 2005, pp. 54-59

  17. RoRA: Reliability-oriented Place and Route for SRAM-based FPGAs
    L. Sterpone, M. Sonza Reorda, M. Violante
    PRIME05: IEEE Ph.D. Research In Micro-Electronics & Electronics, 2005, pp. 147-150

  18. Analysis of the robustness of the TMR architecture in SRAM-based FPGAs
    L. Sterpone, M. Violante
    IEEE Transactions on Nuclear Science, 2005, Vol. 52, No. 5, October 2005, pp. 1545 - 1549

  19. A New Analytical Approach to Estimate the Effects of SEUs in TMR Architectures Implemented Through SRAM-based FPGAs
    L. Sterpone, M. Violante
    IEEE Transactions on Nuclear Science, 2005, Vol. 52, No. 6, December 2005, pp. 2217 - 2223

  20. A design flow for protecting FPGA-based systems against single event upsets
    L. Sterpone, M. Violante
    DFT2005, 20th IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, pp. 436 - 444

  21. A new approach to compress the configuration information of programmable devices
    L. Sterpone, M. Violante, M. Martina, G. Masera, A. Molino, F. Vacca
    DATE2006: IEEE Design, Automation and Test in Europe, 2006, pp. 1 - 4

  22. A Fault Injection Environment for SoPC's Embedded Microprocessors
    M. Portela-Garcia, L. Sterpone, C. Lopez-Ongil, M. Sonza Reorda, M. Violante
    LATW2006, 7th IEEE Latin-American Test Workshop, pp. 68-73

  23. A new approach to cope with single event upsets in processor-based systems
    M. Schillaci, M. Sonza Reorda, M. Violante
    LATW2006, 7th IEEE Latin-American Test Workshop, pp. 145-150

  24. A New Hybrid Fault Detection Technique for Systems-on-a-Chip
    P. Bernardi, L. M. Veiras Bolzani, M. Rebaudengo, M. Sonza Reorda, F. L. Vargas, M. Violante
    IEEE Transactions on Computers, Vol. 55, No. 2, Feb. 2006, pp. 185-198

  25. A new reliability-oriented place and route algorithm for SRAM-based FPGAs
    L. Sterpone, M. Violante
    IEEE Transactions on Computers, Vol. 55, No. 6, June 2006, pp. 732 - 744

  26. Fault Injection-based Reliability Evaluation of SoPCs
    M. Sonza Reorda, L. Sterpone, M. Violante, M. Portela-Garcia, C. Lopez-Ongil, L. Entrena
    ETS2006: IEEE European Test Symposium, 2006, pp. 75 - 82

  27. An Analysis based on Fault Injection of Hardening Techniques for SRAM-based FPGAs
    L. Sterpone, M. Violante, S. Rezgui
    IEEE Transactions on Nuclear Science, Vol. 53, Issue 4, August 2006, pp. 2054 - 2059

  28. Hardening FPGA-based systems against SEUs: A new design methodology
    L. Sterpone, M. Violante
    Academy Publisher Journal of Computers, Vol. 1, No. 1, April 2006, pp. 22 - 30

  29. Evaluating different solutions to design fault tolerant systems with SRAM-based FPGAs
    M. Sonza Reorda, L. Sterpone, M. Violante, F. Lima Kastensmidt, L. Carro
    [Accepted for publication on] JETTA: The Journal of Electronic Testing: Theory and Applications, Kluwer Academic Publishers

  30. Hybrid Fault Detection Technique: A Case Study on Virtex-II Pro’s PowerPC 405
    P. Bernardi, L. Sterpone, M. Violante, M. Portela-Garcia
    [Accepted for publication on] IEEE Transactions on Nuclear Science, 2006, Vol. x, No. y, December 2006, pp. z - w

( ! ) perl scripting by Giovanni Squillero   (v1.0p1.4, December-2004 - mod_perl/1.29)
 

  © Copyright Politecnico di Torino
webmaster@www.cad.polito.it
  Publication    CAD Group 

잼있는중국이야기, http://www.chinatale.co.kr/

"팡팡"과 "멍멍"의 잼있는 중국이야기~~~  (진짜 재미있음...ㅋㅋ)
 
----- Original Message -----
Sent: Sunday, December 03, 2006 3:08 PM
Subject: 잼있는중국이야기, http://www.chinatale.co.kr/

AS IS...

--
  Best Regards...


- Inner Secret Devices -

Chang-woo YANG

Homepage: http://www.PLDWorld.com
E-mail: podongii@PLDWorld.com

 

Add this card to your address book

2006년 11월 27일 월요일

리시버(앰프) 상식 (용어 설명) | 음향기술

* 5.1 채널 입력단자(5.1 Channel Input)

이 6개의 아나로그 시그날 입력 단자는 외부의 DD 디코더나 DTS 디코더, 이러한 디코더들이 내장된 DVD 플레이어로부터 디코딩된 다중채널 사운드(DD, DTS 같은)를 입력 받기 위해 존재하는데 흔히 이런 5.1채널 입력단자를 갖춘 리시버를 5.1채널 레디 리시버(5.1Channel Ready Receiver) 라 부르기도 하며, 이러한 5.1채널 아나로그 시그날 입력단자가 있는 리시버는 앞으로 나올 차세대 DVD-Audio 포맷에 대응 할 수 있기도 하다.

* 주파수 대역폭(Bandwidth)

리시버를 구매하기 위해서는 주파수 대역폭(Range Of Frequency 혹은 Bandwidth)을 염두에 두어야 하며 좁은 대역의 주파수 대역폭을 핸들링 하는 리시버보다 20-20,000Hz의 인간의 모든 가청 주파수 대역을 핸들링 하는 리시버를 구매 하는 것이 중요하다.

* 디지털 오디오 입력단자(Digital Audio Inputs), 디지털 오디오 출력단자(Digital Audio Outputs)

돌비 디지털이나 DTS 디코더를 내장한 리시버는 DVDP의 다중채널(5.1채널) 디지털 신호나 CD 혹은 MD의 스테레오의 디지털 신호를 입력 받기 위하여 이에 대응할 수 있는 광학(Optical) 단자나 동축(Coxial) 단자를 내장하고 있다.

* 광(Optical) 단자, 동축(Coxial) 단자

AV 기기들의 디지털 오디오 신호를 연결하는 방식은 흔히 위의 두 가지 방식이 이용되고 있습니다. 일반적으로 디지털 기기라 할수 있는 CDP, DVDP 등의 구조는 크게 타이틀 자체에 디지털 입력되어 있는 신호를 읽어 들이는 부분과 (흔히 트랜스포트 라 합니다),

요 읽어 들여진 디지털 신호를 스피커로 들을 수 있도록 아나로그로 전환 시켜주는 오디오 D/A 컨버터(오디오 D/A 컨버터란, 디지털 쏘스에 입력되어져 있는 디지털 오디오 신호를 스피커를 통해 들을 수 있는 아나로그 신호로 전환하는 것을 의미합니다.) 부분으로 되어진 형태를 띄고 있는데, 요 디지털 오디오 신호를 읽어서 CDP, DVDP 등에 내장되어져 있는 D/A 컨버터를 거치지 않고 AV 리시버나 기타 다른 기기로 보낼 때 이용하는 입/출력 단자입니다.

그럼 왜 자체에 내장 되어진 D/A 컨버터를 이용하지 않고 AV 리시버로 디지털 신호를 전송 하는지에 대해서 의문이 생길 것입니다. 그 이유는 다름이 아니라 일반적으로 CDP의 경우는 오디오 D/A 컨버팅을 거치더라도 아나로그 음원은 좌/우 의 스테레오 2 채널로 분리되어 2개의 선으로 간단히 앰프에 연결이 가능하지만, DVDP의 경우는 다르겠죠?

만약 DVDP에서 DD(돌비디지탈) 이나 DTS(Digital Theater Systems) 의 5.1채널의 사운드로 인코딩 되어져 있는 경우에는 DVDP 에 내장되어져 있는 오디오 D/A 컨버터로 컨버팅 후에는 무려 5.1 채널의 아나로그 신호로 분리되어지고 이것을 앰프로 연결하려면 6개나 되는 라인이 필요하게 됩니다.

그 밖에, DVDP 자체에 내장된 오디오 D/A 컨버터 보다 AV 리시버등에 내장된 오디오 D/A 컨버터가 보다 더 효율적이고 안정적으로 컨버팅을 수행하기 때문이지요..

일반적으로 동축단자를 연결하기 위한 동축케이블은 저항값 75오옴의 선이면 가능하구요 광단자를 연결하기 위해서는 광케이블이 필요합니다. 흔히 일반적으로 광케이블로 연결하는 것보다 동축 단자로 연결하는 것이 소리가 더 두툼하고 해상도가 좋다고 알려져 있지만 꼭 그런 것은 아닙니다. (광단자를 통해 들어온 디지털 오디오 신호를 처리 하는 회로부분이 아직도 많은 개선이 요구가 되기 때문이며 이론상으론 광 단자가 더 좋은 음질을 낸다고 알려져 있습니다..)

주의할 점은 광케이블의 경우, 꺽이면 안되므로 조심해서 다루어야 합니다.

* DSP(Digital Signal Processing)

일부 기종의 리시버들은 신호음의 가감을 통해서 디지털 신호 처리부에서 인위적인 음장감을 형성하는 회로를 내장하고 있는데 이를 DSP 라 한다.

* 돌비디지탈(Dolby Digital, DD)

돌비 디지탈은 각각 분리된 다중의 채널을 이용하는 서라운드 방식입니다. '분리' 란 의미가 매우 중요한데, 이것은 사운드가 가지고 있는 정보를 각각 5.1채널, 총 6개의 채널로 분리시켜, 명확하고 독립적으로 이용함을 의미합니다.

돌비 디지탈은 종종 5.1채널 방식이라고 하는데, 20-20,000Hz 까지의 주파수 대역의 정보를 갖고 있는 프론트 좌우 2채널, 센타 1채널, 서라운드 좌우 2채널의 총 5채널의 정보와, 20-120 Hz 까지의 LFE(Low Frequency Effects, 저음효과)를 담고 있는 0.1채널의 서브우퍼 채널부분이 더 해진 것을 의미합니다. (아래그림 참조)

DVD와 HDTV, 그리고 위성 방송용으로 개발된 오디오 포맷이지만 근래에 들어서, DVD의 대중화와 함께 자리잡은 5.1채널(6채널)의 사운드가 인코딩 되어져 있는 오디오 포맷의 한종류이다.

돌비 디지탈의 두드러진 특징으로는 20-20,000Hz 까지의 주파수 대역 정보를 담고 있는 각각의 프론트와 센타, 스테레오 서라운드의 5채널과 여기에 더해진 0.1채널의 서브우퍼 채널로 정의되며, 이러한 분리된 돌비 디지탈의 사운드는 훨씬 명료하고 현장감있는 사운드와 또렷한 대사 전달을 가능하게 하고, 또한 이러한 특징들은 돌비 디지탈 포맷이 돌비 프로로직 보다도 훨씬 깊은 저역의 양감과 사운드 퀄러티를 제공 하게 되는 것입니다.

또한 돌비 디지탈의 뛰어난 데이타 압축방식은 질 좋은 사운드 퀄러티를 유지하면서 디스크 기록면의 사용 용량을 줄일수 있는 효율성 때문에 DVD나, LD등의 멀티 채널 포맷으로 쉽게 자리 잡을수 있었으며, 또 적은 용량으로 6 채널의 분리된 멀티 채널을 요구하는 차세대 HDTV 방송 등 차세대 공중파 방송등에서도 적극적인 도입을 검토 하는 단계입니다. (아래그림 참조)

DVD와 HDTV, 그리고 위성 방송용으로 개발된 오디오 포맷으로 1채널에서 6채널의 사운드가 인코딩 되어져 있다. 5.1 채널의 돌비 디지털은 6개의 분리된 오디오 채널을 가지고 있는데, 20-20,000Hz까지의 가청주파수 대역을 커버하는 5채널(프론트 좌.우 각 1채널, 센터 1채널, 서라운드 좌,우 각 1채널 총 5채널)의 오디오 신호와 0.1 에 해당하는 LFE(Low Frequency Effects, 저음효과) 를 담당하는 서브우퍼 채널을 지칭 하는 것이다.

근래에 들어서 리시버들이 돌비 디지털 디코더가 내장 되어진 형태로 출시 되어지고 있으며, 흔히 돌비 디지털 대응형(Doly Digital Reagy)의 리시버는 내장된 돌비 디지털 디코더 없이 6개의 아나로그 사운드 입력단자들만 가지고 있어서 돌비 디지털 디코더가 내장된 DVDP를 이용하거나 외장형의 돌비디지탈 디코더를 이용해야 하므로 구매시에 유의해야 한다.

* 돌비 프로로직(Dolby Pro Logic)

돌비 프로로직은 다중채널의 한 모델이며, 이것은 프론트 채널의 음원으로부터 센터나, 서라운드 같은 다른 채널로 이끌어 내는 방식을 의미합니다. 이러한 경우에, 센타와 서라운드 채널은 프론트의 좌,우 신호로부터 분리 되어 지는 것입니다. 이렇게 분리된 서라운드 신호는 스테레오가 아닌 모노의 신호음을 가지게 됩니다. (아래그림 참조)

돌비 프로로직 같은 서라운드 방식이 대중적이게 된 것은, 그 답은 간단한데, 센터, 그리고 서라운드를 포함하는 사운드 트랙의 다중 정보를 2채널로 믹스 다운(Mixed Down, 혼합)하여 이용 가능하게 했기 때문입니다.

즉 아래의 그림처럼 프론트 채널의 좌,우 신호와, 센터, 서라운드의(모노) 4채널의 사운드 트랙의 신호음을, 인코딩을 시켜 2채널의 신호로 믹스다운 하여 이용하는 방식이며, (아래그림 참조)

이러한 2채널로 인코딩 되어 있는 돌비 서라운드 신호는 비디오 테이프, LD, 그리고 위성 혹은 스테레오 TV 방송을 경유하여 손쉽게 이용 가능하게 됩니다.

그 다음에, 가정에서 그 신호음을 다시 돌비 프로로직 디코더를 내장한 리시버를 통하여 재생되는데, 이때 이 돌비 프로로직 디코더를 내장한 리시버가 돌비 프로로직 방식으로 인코딩 되어진 신호를 프론트 채널의 좌,우 신호와, 센터, 서라운드의(모노), 4 채널로 바꿔주는 것입니다.

이러한 과정은 채널의 분리도를 간단하게 높일 수 있게 되고 원하는 매체를 통하여(비디오 테이프, LD, 그리고 위성 혹은 스테레오 TV 방송) 사운드를 손쉽게 전송하고, 분리해내 이용 가능 할수 있게 되는 것입니다.

* DTS (Digital Theater Systems)

DTS 는 Digital Theater Systems의 약자로 영화나 음악에 사용되는 다채널 서라운드 코딩(Coding) 테크놀로지의 명칭이다.

DTS 는 높고 유연한 압축 알고리듬을 가지고 있어서 최대 샘플링 레이트 192kHz, 24bit 로 이용이 가능한데 이는 일반 CD의 녹음 방식인 리니어 PCM 코딩 방식과(44.1kHz, 16bit) 비교 할 때 훨씬 높은 해상도를 가짐을 알 수 있다.

즉, 아나로그 음향을 가지고 디지털로 바꾸는 작업을 샘플링(Sampling) 이라고 하는데, 두 채널의 16bit의 리니어 PCM 코딩 방식으로 녹음된 CD의 경우, 초당 44,100회(44.1kHz) 까지 샘플링 작업이 가능하며 이처럼 16bit의 샘플링 주파수를 가진 CD의 경우, 65,536(2의 16승) 까지의 주파수 진폭을 가지게 된다.

그러나 DTS처럼 24비트 방식으로 녹음된 CD음의 경우 샘플링 주파수는 16,777,216(2의 24승)의 주파수 진폭 레벨을 가지게 된다. 이처럼 커다란 차이는 훨씬 다이나믹하고 생생한 레코딩이 가능하게 되고 오리지날 마스터 음원으로부터 완벽에 가까운 재생이 가능하게 되는 것이다.

DTS가 영화산업에서 첫번째로 빅 히트를 친 것은 1993년 스티븐 스필버그 감독이 출시한 ‘주라기 공원(Jurassic Park)’ 부터이다. DTS는 DD처럼 여섯 채널을 가진 서라운드 사운드이지만 DD와는 아주 중요한 차이점이 존재한다.즉 극장에서 음향을 재생할 때, DD는 필름과 필름사이에 녹음되어 있는 사운드 트랙에 직접적으로 인코딩 되어져 재생되지만 (아래 그림 1 참조),


그림1

DTS 는 CD에 DTS 방식으로 인코딩 되어진 사운드 트랙을 저장하였다가 필름이 재생될 때 각 영화 플레임에 맞도록 정교한 플레이어 시스템을 이용하여 재생하게 되는 것이다.

또한 DTS는 플레이 되는 CD 사운드에 중대한 오류가 발생이 될 때 임시적으로 수행이 가능하도록 영화 필름상에 스테레오의 백업 사운드를 포함하고 있어서 더욱 안전하기도 하다. 이러한 이유로 인해 현재 약 18,000곳의 영화관이 DTS 서라운드 시스템을 채택하고 있다.

현재 이 DTS는 영화관을 위해 개발된 5.1채널의 오디오 포맷의 한 종류지만 압축률이 돌비디지탈보다 낮기 때문에 더 좋은 음질을 제공해 주어서 홈씨어터 부분에서 두드러진 증가세를 보이고 있다.

DTS 대 Dolby Digital 의 압축률의 차이는 3.5:1 대 12:1 로 그 차이가 많이 나며, 전송률 또한 차이가 많이 나는데, DTS 가 1.5Mbits/sec 인데 비해서 Dolby Digital 은 384 kbits/sec 의 전송률을 가진다.

* FM 수신감도(FM Sensitivity)

리시버의 FM 신호를 잡아주는 능력으로 낮은 숫자일수록 리시버에 내장된 FM 튜너가 좋은 수신감도를 가진 것이다.

* 순간 최대 출력(High Current Power)

리시버의 전기신호(전류)가 스피커의 보이스 코일을 통해서 돔이나, 콘지를 진동 시켜서 소리신호로 변환이 되는데, 영화의 사운드 트랙이나 음악 안에는 순간적으로 짧은 시간에 많은 양의 전기신호(전류)를 필요로 하는, 즉 다이나믹한 소리를 내 줘야 하는, 그런 부분이 있는데, 이때 순간 최대 출력이 높은 리시버가 같은 와트수(W)의 앰프일지라도 소리를 더 펀치력 있고 파워풀하게 만들어 준다.

* OSD(On Screen Display)

일부 고가 기종의 리시버들은 GUI(Graphic User Interface) 를 이용하여 아이콘 형태로 TV 스크린상에 리시버의 동작상태나 제어 상태들을 표시 하고 이를 통해서 쉽게 콘트롤 할 수 있도록 하는 기능이 있는데 이러한 기능을 OSD 라한다. 또한 일부 기종의 리시버들은 리모트 콘트롤러에 LCD 판넬을 내장하여 이러한 기능을 수행하기도 한다.

* 포노 입력단자(Phono Input)

턴테이블에서 나오는 신호음은 다른 오디오 기기들(CD, DVD,Tape,LD 등등)의 신호음 보다 훨씬 작기 때문에 앰프와 연결하기 위하여 포노 앰프 등을 이용하기도 하는데 포노 입력 단자가 있는 리시버의 경우는 이러한 포노 앰프를 거치치 않고 턴테이블의 신호음을 받아 들여서 재생 할 수 있는 리시버이다.

* 파워앰프(Power Amplifier)

파워앰프는 프리 앰프에서 나온 낮은 신호음을 가지고 스피커를 구동 할 수 있도록 해주는 말 그대로 파워 증폭 앰프인데. 보통의 일반적인 리시버는 인티그레이티드 앰프(Integrated Amplifier, 인티그레이티드 앰프는 파워 앰프부와 프리앰프부가 합쳐진, 2채널 스테레오 신호음을 재생하기위한 앰프를 지칭한다) 처럼 이러한 파원 앰프부와 프리 앰프부를 둘 다 내장한 형태로 유통이 되어지며, 파워앰프부와 프리앰프부가 분리된 고급형의 리시버들도 유통이 되어진다.

* 프리앰프(Preamplifier)

제어앰프(Control Amplifier) 나 제어센타(Control Center) 라고 불리기도 하는데 프리앰프는 여러 외부기기 들로부터 들어온 외부음의 신호를 선택하여 콘트롤 할 수 있도록 해주는 앰프로 미약하게나마 파워앰프에서 요구하는 정도로 이 신호음을 증폭 시켜서 파워앰프로 보내는 역할을 한다.

* 리시버(Receiver)

프리임프, 파워 앰프, AM/FM 튜너 등이 하나로 통합되어져 콘트롤 할수 있는 오디오 형태를 지칭하는 말이다.

* RMS Power vs Peak Power

앰프나 리시버가 일정하게 출력해 낼 수 있는 최대의 파워를 와트수(W)로 표시하여 나타낸 것이 RMS Power 이고, 순간적으로 리시버나 앰프가 나타 낼수 있는 파워를 와트수(W)로 표시하여 나타낸 것이 Peak Power 이다. RMS Power 가 높을수록 음의 찌그러짐 없이 사운드를 더 크고 더 깨끗하고 표현 할 수 있다.

앰프 나 리시버 구매시에 이점을 주의 하여야 하는데, 일부 리시버나 앰프 제조회사 중에는 제품 스펙이나 제품 판넬 상에 이 순간 최대 출력치인 Peak Power를 마치 RMS 파워인 것처럼 표기해 놓아서 혼돈을 일으키는 경우가 왕왕 있다.

* 컴포지트단자(Copposite, 일명 RCA 단자), S-Video 단자, 컴포넌트 단자(Component)

위의 단자들은 비디오(화상)신호를 전송하는 입.출력 방식입니다. TV는 빛의 삼원색인 RGB(Red, Green, Blue) 요 세 가지의 색을 이용하여 나머지 색상을 재생을 하는데, 요 RGB 신호는 휘도신호인 Y 와 색차신호인 Cb, Cr 로 분리 되어 Video나 DVD/Ld 등에 저장 되어 있다가 TV 에서 다시 컨버팅(전환)이 되어서 Y/Cb/Cr => RGB 로 바뀌어져 화면에 표현이 되는 것입니다.

이중 Composite 단자는 요 Y/Cr/Cb 신호를 하나로 뭉뚱그려서 합친 상태로 전송 하는 방식인데 비하여 둥그런 모양의 커넥터안에 4개의 핀이 지원되는 S-Video 단자는 비디오 시그날의 색차신호(Chrominance, Cr/Cb)와 밝기 신호인 휘도(Y)를 각각 두개로 분리하여 전송하는 방식으로 컴포지트 단자로 전송 할 때 보다 섬세하고 높은 해상도를 표현 할수 있습니다.

컴포넌트 단자는 S 단자보다 더 진보된 것으로 Y, Cb, Cr 신호를 각 독립적인 선으로 분리 하여 전송하는 방식으로 S 단자보다 더 정확한 색상표현이 가능하게 한 방식으로 일반적으로 DVD 등에는 꼭 요 컴포넌트 출력 단자가 지원이 되고 있습니다.

따라서 DVDP 와 TV의 연결방식은 컴포넌트 단자로 연결하는 것이 최고로 좋으며, 요 컴포넌트 단자는 일반적으로 특성임피던스가 75오옴을 지원하는 케이블이면 어느것이나 적용이 가능합니다. 다만 요즘 나오는 TV 들은 대부분이 S 단자는 지원하나 일부 최고급 기종이 아니면 컴포넌트 단자를 지원하지 않고 있습니다.

* 왜율(THD, Total Harmonic Distortion)

음의 왜곡률이란 말로 앰프나 리시버가 재생하는 재생 음의 정확도를 수치로 표현한 것으로 리시버나 앰프의 내부에서 발생되는 노이즈의 양을 의미한다. 일반적으로 수치가 낮을수록 좋다.

출처 : fineAV

2006년 11월 22일 수요일

Free Software for embedded systems — Free Electrons

http://free-electrons.com/

SkyEye - Open Source Simulator

http://www.skyeye.org/

About SkyEye

SkyEye is an Open Source Software Project (GPL Licence). Origin from GDB/Armulator, The goal of SkyEye is to provide an integrated simulation environment in Linux and Windows. SkyEye environment simulates typical Embedded Computer Systems (Now it supports a series ARM architecture based microprocessors and Blackfin DSP Processor). You can run some Embedded Operation System such as ARM Linux, uClinux, uc/OS-II (ucos-ii) etc. in SkyEye, and analyse or debug them at source level. See below for completed lists.

Please Note: Due to main development of SkyEye on gro.clinux.org, the SkyEye files on sourceforge website might be slightly delayed, but we try to keep it updated. Please access:

http://gro.clinux.org/projects/skyeye/
for latest information and latest release tarball of SkyEye!

Now the following hardwares can be simulated by SkyEye:
  • CPU CORE: ARM7TDMI, ARM720T,StrongARM, XScale, Blackfin

  • APPLICATION CPU: Atmel AT91X40/AT91RM9200,Cirrus CIRRUS LOGIC EP7312/EP9312 CS89712,Intel SA1100/SA1110, Intel PXA 25x/27x, Samsung 4510B/44B0/2410/2440, Sharp LH7xxxx, NS9750, Philips LPC22xx, BF533

  • MEMORY: RAM, ROM, Flash

  • Peripheral: Timer, UART,NIC chip,LCD, TouchScreen, etc.
Now the following Operating Systems and system softwares can run in SkyEye:
  • uC/OSII-2.x with network support

  • uClinux based on Linux2.4.x/2.6.x with Network/LCD/TouchScreen/Flash Mem support

  • ARM Linux 2.4.x/2.6.x with Network/LCD/TouchScreen/Flash Mem support

  • Ecos and rtems

  • lwIP on uC/OSII

  • applications on uC/OSII, uClinux,ARM Linux

2006년 11월 21일 화요일

레오폴드, 네트워크 지원 외장형 HDD `랜디스크 테라`출시

http://www.dt.co.kr/contents.htm?article_no=2006112102011232718002

PC주변기기 전문업체 레오폴드(대표 신용석)는 네트워크 지원 외장형 하드디스크드라이브(HDD) `랜디스크 테라ㆍ사진`를 출시한다고 20일 밝혔다.

신제품은 1테라바이트(TB) 및 2TB 용량 2가지 제품으로 출시되며, 4대까지 HDD를 장착할 수 있다. 레이드(RAID)를 지원하고 시리얼ATA 방식을 사용해 고속 파일 공유와 네트워크를 이용한 데이터 백업이 가능하다.

시스템을 켠 상태에서 HDD 교체가 가능하며 USB와 eSATA 단자를 2개씩 탑재해 디지털카메라 데이터를 옮기거나, 프린터서버 등으로 사용할 수도 있다. 가격은 1TB 120만원, 2TB 230만원.

2006/11/21, 이형근기자@디지털타임스

RAID장치 : HDL-GT2.0 (2 TERA) 상품 상세보기: http://www.leopold.co.kr/cart/?doc=cart/item.php&it_id=1163987442

"Teardown of Sony PlayStation 3" 관련주소들

sony playstation 3 teardown - Google 검색
 
Circuit board removed from Sony PlayStation 3 console - Google 검색
 
The Sony PlayStation 3 Dissected - The Prophecy Forums
 
PLAYSTATION 3ハードウェアレポート【速報編】
 
Take a Look Inside Sony’s PlayStation 3 with Semiconductor Insights - Semiconductor Insights

2006년 11월 20일 월요일

Re: [gnuarm] Jtag Circuit Diagram

--------------- Original message -------------
From : "Ian Guffick"<iguffick@iee.org>
To : <gnuarm@yahoogroups.com>
CC :
Date : Sat, 18 Nov 2006 5:23:8 +0900 (KST), Fri, 17 Nov 2006 20:18:02 -0000
Subject : Re: [gnuarm] Jtag Circuti Diagram
 
> Hi ALL,
>
> I have board of LPC2138 of ARM7 board. presently i am downloading
> program from my PC to board using RS232(ISP). i wanted to download
> program using J-Tag.
>
> From where do i get complete diagram of J-TAG circuit diagram, so that
> i can develop at my home.(I am not in a position to purchase J-TAG so
> i want it free)
>
> From where do i get Free Utility to download program from My PC to arm
> board using J-TAG connector.
>
> Thanks a lot in advance
>
> Dharmendra
>
 
You will be able to find schematics for "wiggler" interfaces from many places, that will give you the necessary hardware.
For software have a look at OpenOCD at http://openocd.berlios.de/web/
If you have problems configuring/using OpenOCD there is a forum at http://www.sparkfun.com/cgi-bin/phpbb/viewforum.php?f=18
 
There are other interfaces such as the Amontec units :-
http://www.amontec.com/jtagkey-tiny.shtml
Quite cheap and has the advantage of operating over USB (the wiggler uses the parallel port).
 
Regards,
Ian Guffick.

2006년 11월 19일 일요일

[컬럼] 초보자를 위한 임베디드 리눅스 학습 가이드

[컬럼] 초보자를 위한 임베디드 리눅스 학습 가이드


목차

1. 개요

2. 저작권

3. 문서

4. 임베디드 리눅스를 공부하기 위하여 자신의 상태에 따라서 무엇을 해야 하는가?
4.1 임베디드리눅스를 공부하고자 하는분들이 가장 먼저 해야 할일
4.2 리눅스를 설치 해 본적도 없는 초 울트라 초차
4.3 리눅스 명령에 익숙하지 않다면
4.4 리눅스 디렉토리 구조를 모른다면
4.5 쉘 스크립트를 모른다면
4.6 유닉스 운영 체제를 모른다면
4.7 C 언어를 모른다면
4.8 리눅스에서 도는 어플리케이션을 작성한 적이 없다.
4.9 make 사용법을 모른다면
4.10 리눅스가 동작하기 위한 최소한의 기본 구성에 대해 아는 것이 없다.
4.11 커널 컴파일을 해 본적이 없다면.
4.12 커널의 구조를 모른다면
4.13 어셈블러를 모른다면

5. 윗글에서 제안한 리눅스의 개발과 관련한 기본을 다진후 진행하는 방법
5.1 디바이스 드라이버를 정복하라!!!
5.1.1 어떤 책이 좋을까?
5.1.2 디바이스 드라이버 프로그램을 직접 해본다.
5.1.3 프린터 포트를 이용한 캐랙터 디바이스를 만든다.
5.1.4 자신이 사용하는 커널 버전이외의 내용은 과감하게 삭제한다.
5.1.4 네트웍크용 디바이스 드라이버는 공부해라.
5.1.5 기존에 디바이스 드라이버를 한번쯤 스스로 재 작성해 보라.
5.2 커널을 이해하라....
5.3 커널을 이해하기 위한 방법론 및 어디까지?

6. 정말 임베디드 리눅스를 하려면
6.1 평가 보드를 구매하라...
6.2 평가 보드를 구매 했다면....
6.3 MCU를 공부하라..
6.4 평가 보드의 회로를 공부해라...
6.5 평가 보드에 사용되는 디바이스를 공부해라...
6.6 크로스 컴파일 환경을 구축하는 것을 공부하라...
6.7 부트 로더를 공부하라.
6.8 NFS 시스템에 대해서 공부하라...
6.9 그외 나머지는 어떻게?
6.9.1 MMU가 없다..
6.9.2 루트 디스크 이미지와 램 디스크
6.9.3 플래쉬 메모리에 대해서 공부 할것
6.9.4 계속 늘어 놓으면 한도 끝도 없을 것 같으므로 ...

7. 빨리 개발하는 방법....
7.1 이미 개발된 평가 보드를 이용할 것...

8.0 내가 하고 싶은 말은 ...

1. 개요

이 문서의 내용은 정말 초보자가 임베디드 리눅스를 어떻게 접근하면 좋은가에 대한 생각을 적어 놓은 것이다.

2. 저작권

이 문서는 GNU 라이센스를 따른다.
단 최초 작성인은 유영창임을 표시하여야 한다.

3. 문서

버전 1.0 - 2001. 06. 11
버전 1.1 - 2001. 06. (html version)
이 문서에 불만이 있거나 다른 생각이 있다면 여기로 메일을 보내 줄것
frog6502@hanmail.net

4. 임베디드 리눅스를 공부하기 위하여 자신의 상태에 따라서 무엇을 해야 하는가?


4.1 임베디드리눅스를 공부하고자 하는분들이 가장 먼저 해야 할일
임베디드 리눅스를 해야 겠다는 생각만 가지고 있다가 이젠 시작해야지 라는 생각을 하셨다면 우선 숨을 크게 들이키시고 내벹는 행동을 반복하신후 임베디드 리눅스를 단번에 점령하겠다는 생각을 버린다. ^^;
정말 임베디드 리눅스는 한번 들어가 보면 끝이 없어서 한두달 만에 끝장을 보겠다는 생각을 가지셨다면 당장 그만 둘것!
당장 그만 두지 않더라도 조만간 그만 두게 될것이다.
왜?
한두달안에는 끝나지 않기 때문이다.
혹시 시작하는 시점의 여러분의 실력이 리눅스의 커널을 이미 분석이 끝난 실력이라면...
더구나 여러 아키텍쳐에 포팅까지 한 실력이라면 정말 한두달 사이에 끝날수 있을 것이다.
굳이 임베디드 리눅스를 따로 할 필요가 없는 실력자이므로...
4.2 리눅스를 설치 해 본적도 없는 초 울트라 초차
당장 리눅스 배포판을 구한다.
PC에 리눅스를 설치한다.
4.3 리눅스 명령에 익숙하지 않다면
우선 리눅스에 관련된 책을 한권 산다.
그리고 한번 쭈욱 읽어 본다.
kldp.org 싸이트에 들락 날락 거리면서 man.kldp.org 도 참고 하면서....
단 주의 할것은 암기력에 자신 있는 분을 제외하고는 명령을 굳이 외우려고 하지 말것
자주 사용하는 명령은 손가락이 외운다.
굳이 사용도 하지 않는 명령을 외우려고 스트레스 쌓이지 말고...
더구나 리눅스 명령어는 정말 정말 너무 많다.
4.4 리눅스 디렉토리 구조를 모른다면
최상위 디렉토리를 외운다.
몇 개 안되므로...
그리고 서점에 간다...
리눅스 관련 책들을 보면서 디렉토리에 관련된 내용을 중점적으로 읽는다.
읽어야 하는 내용은 디렉토리 구현에 대한 것이 아니라..
각 디렉토리를 어떻게 구분해 놓았는가를 설명한 내용들을 읽는다.
대부분의 책들이 조금씩 만 소개하므로 굳이 책들을 사려고 하지 말고 서점에서 여러권을 설렵하는 것이 났다.
그리고 이것저것 패케지들을 손수 설치해 본다.
그러면 저절로 깨닫게 될것이다.
4.5 쉘 스크립트를 모른다면
리눅스를 하면서 쉘 스크립트를 모르면 고생문이 훤하다
사실 내가 그렇다.
그러나 쉘 스크립트를 아주 잘 할 필요는 없다.
쉘 스크립트를 읽을 정도면 된다.
쉘 스크립트를 작성할 필요가 있다면 스크립트에 대한 강좌를 인터넷에서 보고 하거나 다른 스크립트를 보면서 하면 되니까....
4.6 유닉스 운영 체제를 모른다면
유닉스 운영체제에 대한 최대한 쉽게 설명한 책을 골라서 그냥 소설 읽는 셈 치고 읽어 본다.

(참고) 쉽게 설명한 책들의 특징은
1. 그림이 많다.
2. 글씨가 크다.
3. 가격이 싸다.
4. 많은 사람들이 본다.
5. 두께가 얇다.
4.7 C 언어를 모른다면
이건 사람 얼굴에 입이 없는 셈이다.
밥 어떻게 먹으려나...
곧 굶어 죽게 될것이다.
바로 C의 기본적인 설명에 대한 책을 독파한다.
이건 정성 들여서 독파해야 한다.
임베디드 리눅스는 거의 C로 시작해서 C로 끝난다.
가끔 C++도 있지만....
4.8 리눅스에서 도는 어플리케이션을 작성한 적이 없다.
http://users.unitel.co.kr/~sangeun5/linux/lpg.html에 가본다.
정말 도움이 될것이다
4.9 make 사용법을 모른다면
make 사용법을 아주 잘 알 필요는 없다
그러나 기본적인 사용법은 알고 있어야 한다.
아주 복잡한 사용법은 이미 기술된것을 이용하는 것으로 충분하다.
4.10 리눅스가 동작하기 위한 최소한의 기본 구성에 대해 아는 것이 없다.
부팅 디스크를 만들어 본다.
여기서 주의 할것!
대부분의 분들이 켈프에 있는 부팅 디스크 만들기를 따라만 하시는데 이건 별로 효과가 없다.
부팅 디스크를 만드는 목적은 리눅스가 동작하기 위한 최소한의 기본 구성을 알고자 하는데 목적이 있다.
또한 로더의 필요성 커널과 루트 이미지의 분리와 램디스크에서 동작하는 것에 대해서 또 커널이 동작한 후에 실행되는 최소한의 진행과정을 이해하기 위한 것이다.
이를 알고자 하는데 목적을 두어야지 만드는데에만 열중하면 안된다.
또한 다른 부팅 디스크 이미지를 이용하여 그 내용을 살표보고 공부하여야 한다.
4.11 커널 컴파일을 해 본적이 없다면.
임베디드 리눅스는 커널을 가지고 놀아야 한다.
물론 안하고 하는 방법은 있다.
그러나 대부분의 임베디드 리눅스에서 커널 컴파일과 환경 설정은 거의 필수이다.
임베디드상에서 리눅스의 커널 환경을 설정하고 컴파일하는 방식과 우리가 일반적으로 다루는 PC의 커널을 다루는 방법은 거의 대부분이 같다.
PC상에서 커널을 자유자재로 가지고 논다는 것은 "임베디드상에서도 자유롭다"는 것을 의미한다.
4.12 커널의 구조를 모른다면
Uinx kernel 완전분석으로 가는길이라는 책을 한번 볼것
약간은 예전의 커널에 대한 이야기가 나오지만 커널이 어떻게 동작하는 지를 알수 있다.
4.13 어셈블러를 모른다면
임베디드 리눅스를 함에 있어서 어셈블러를 몰라도 가능한 영역은 있다.
그러나 많은 부분에서 부딪히게 된다.
고로 어셈블러는 필요 충분 조건이다.
어셈블러라는 것이 너무도 많은 종류가 존재하므로 모두 다 익히기는 어렵지만
자신이 사용하려는 MCU의 어셈블러는 익혀야 한다. 일단 PC를 이용한 임베디드에 대해서 익히려면 PC의 어셈블러는 알아야 한다.
자유 자재로 구사할 정도로 익힐 필요는 없다.
다른 쏘스의 명령을 이해하고 자신이 필요로 하는 기능을 추가하거나 수정할 수 있을 정도면 된다.

5. 윗글에서 제안한 리눅스의 개발과 관련한 기본을 다진후 진행하는 방법

임베디드 리눅스를 할때 많은 분들이 평가 보드를 이용한 학습을 준비한다.
그러나 이런 분들은 대부분 좌절한다.
왜?
기본기가 없는 분들이 평가 보드에 포팅하겠다고 덤비기 때문에 좌절하는 것이다.
포팅이 그리 쉬운 것은 아니다.
일단 PC에서 내공을 쌓은 후 접근하는 것이 수월하다.
임베디드 리눅스라고 PC의 리눅스와 다른 점은 거의 없다.
단지 아키텍쳐만이 다를 뿐이며 이 부분은 전체에 3%도 되지 않는다.
PC에서 리눅스의 내부를 자유 자재로 드나드는 분이면 임베디드 리눅스에 접근은 너무도 쉽다.
사실 몇가지 사항을 제외하고는 임베디드 리눅스보다 PC 시스템이 더 복잡하다.
가격도 비교해보면 임베디드 장비가 더 싸다.. ^^;
자 이젠 PC에서 임베디드 리눅스를 하기 위한 접근 방법을 알아 보자.
그리고 공부하기 위하여 평가 보드를 구입하기에는 개인이 구입하는 가격이 너무 고가이다.
컴퓨터를 또하나 사는 셈인데...이게 말처럼 쉽겠는가?
고액 연봉자라면 모를까....
5.1 디바이스 드라이버를 정복하라!!!
임베디드 시스템을 개발하는 과정에서 하드웨어쪽을 제외한 나머지 소프트웨어 측면에서 개발 비중은

로더 및 하드웨어 테스트 프로그램 10%
커널 포팅 10%
디바이스 드라이버 40%
임베디드 어플리케이션 40%

이렇다.
물론 내 개인적인 생각이므로 상황에 따라 다르겠지만 ....
그만큼 디바이스 드라이버는 중요하다.
디바이스 드라이버를 개발 한다고 평가보드를 구매 해야 하는가?
이에 대답은 "아니오" 이다.
PC는 매우 복잡한 시스템이다.
임베디드에 사용되는 대부분의 기능이 PC에는 있다.
그러므로 PC에 도는 하드웨어에 관련된 디바이스 드라이버를 스스로 만들 능력이 된다면 임베디드용 디바이스 드라이버를 만들 능력은 충분해 진다.
일단 돈 안드는 PC부터 정복해라.
PC가 없다면 모를까 ^^;
자 그럼 디바이스 드라이버는 어떻게 정복하는 것이 좋을까?
한번 알아보자..
5.1.1 어떤 책이 좋을까?
디바이스 드라이버를 만드는 방법에 대한 책으로 대표적인것에는 오렐리의 책이 있다.
그러나 이책을 초보자가 보기에는 너무 어렵다.
그렇다고 마땅한 다른 책이 있는 것도 아니다.
고로 선택권이 없으므로
이 책을 여러번 읽어 본다.
완벽하게 이해하려고는 하지 말기를 부탁한다.
여러번 읽어 보면 어렴풋이 무슨 내용인지 이해하는 시점이 있을 것이다.
5.1.2 디바이스 드라이버 프로그램을 직접 해본다.
우선 오렐리의 책에 소개된 싸이트에 가서 쏘스를 가져 온다.
그리고 쏘스를 이해하려고 노력한다.
또한 KELP의 내가 쓰고 있는 디바이스 드라이버의 강좌를 계속 지켜 보거나 현재 진행되고 있는 박철님이 진행하고 있는 목요 세미나에 참가한다.
아니면 웹을 뒤지면 의외로 디바이스 드라이버 강좌를 하는 싸이트가 꽤 된다.
싸이트 이름을 내가 일일이 외우기는 힘들지만 ... ^^;
( 천재는 건망증이 심하다고들 한다. )
5.1.3 프린터 포트를 이용한 캐랙터 디바이스를 만든다.
대부분의 임베디드 장비에서 사용되는 디바이스는 캐릭터 디바이스로 충분하다.
고로 캐랙터 디바이스를 안다는 것은 임베디드용 디바이스 드라이버의 절반에 해당하는 내용을 안다는 의미도 된다.
5.1.4 자신이 사용하는 커널 버전이외의 내용은 과감하게 삭제한다.
현재 임베디드용 커널은 2.2대를 근거로 사용한다.
2.4대는 최근에 나왔으므로 아직은 적용중이다.
임베디드용 커널은 버전이 낮다.
또 2.0 대 이전 버전은 약간 적용 방식이 다른 것으로 기억한다.
이를 위해서 오렐리 책에서는 이런 저런 내용을 기술하고 있는데 실전에 사용되는 임베디드 리눅스는 사실 커널을 여러가지로 사용하겠끔 굳이 설계하지 않아도 된다.
즉 커널 버전을 덜 타는 것이다.
범용적인 PC용 디바이스 드라이버를 작성할때나 고려할 내용이다.
그러므로 여러분은 괜히 쏘스를 어지럽히는 커널의 버전 관리에 대한 내용은 과감하게 제거하고 진행하는 것이 수명 연장에 지름길이 된다.
5.1.4 네트웍크용 디바이스 드라이버는 공부해라.
임베디드 장비에 리눅스를 사용하는 가장 큰 목적 중에 하나가 네트워크 스택을 이용하기 위한 것이다.
리눅스 자체가 덩치가 크므로 조그마한 임베디드 장비에는 아예 탑재하지 않는다.
채산성이 전혀 맞지 않기 때문이다.
더구나 리눅스의 대부분의 어플리케이션이 네트워크에 연관되어 있다.
고로 네트워크 디바이스 드라이버는 공부해야 한다.
5.1.5 기존에 디바이스 드라이버를 한번쯤 스스로 재 작성해 보라.
계속 말하는 것이지만 PC는 매우 복잡한 시스템이다.
고로 PC의 디바이스 드라이버를 구현 할수 있다는 것은 임베디드용 디바이스 드라이버를 구현 할 수 있는 능력이 된다는 것과 동일한 내용이다.
여기서 주의 할것은
PC에서 구현된 디바이스 드라이버들은 매우 안정된 상태이다.
여러분이 이렇게 완벽하게 안정된 디바이스 드라이버를 만들 수는 없다.
왜? 초짜이므로....
똑같이 안정된 디바이스 드라이버를 작성할수 있다면 바로 리눅스의 개발에 앞장 서 주시길 부탁한다.
보통 많은 분들이 PC용 디바이스 드라이버를 재 작성할때 시리얼 포트용 디바이스 드라이버 부터 하는데 제발 시리얼 포트 부터 하지 말것...
PC의 리눅스 상에서 시리얼은 정말 복잡하다.
보통 임베디드의 시리얼과는 상대가 되지 않는다.
터미날을 지원하는 기능과 가상 터미날과 연계 되어 있기 때문이다.
고로 차라리 프린터 포트나 마우스 같은 디바이스 드라이버 부터 만들어 가라...
어쩌면 랜카드용 디바이스 드라이버가 더 쉬울지도 모른다.
다시 당부 드리지만 시리얼 포트 부터 접근하지 말것....
5.2 커널을 이해하라....
디바이스 드라이버를 공부하다보면 많은 부분들이 커널과 연계되어 있음을 알게 된다.
그러므로 디바이스 드라이버에 대해서 공부가 끝났다면 커널의 40%쯤은 이해 했다고 볼 수도 있겠다.
커널을 공부함에 있어서 구분해야 할것이 있다.
하나는 아키텍쳐 의존적인 부분과 아키텍쳐와 독립적인 부분이 있다.
리눅스는 가급적 아키텍쳐 독립적으로 구성되려고 노력한 흔적이 여기저기 보인다.
그래서 리눅스가 다른 아키텍쳐에 포팅 될수 있었던 것이다.
만약 PC의 i386계열에 의존적인 부분이 매우 많았다면 지금처럼 임베디드용으로 사용되지도 못했을 것이다.
자 커널을 이해하는 방법은 어떤게 좋을까?
어디까지 이해해야 할까?
이에 대한 나의 생각을 풀어 보겠다.
5.3 커널을 이해하기 위한 방법론 및 어디까지?
커널을 이해하기 위해서 가장 좋은 방법은 쏘스에서 흐름을 쭈욱 쫒아가 보는 것이다.
이를 위한 방법은 켈프에서 제안한 숙제중 부팅 메세지를 시리얼로 보내는 방법을 제안한다.
물론 이때 "Uinx kernel 완전분석으로 가는길이라는 책"을 옆에 끼고 있는 것이 좋을 것이다.
물론 켈프에 조형기님이 진행하고 있는 강좌란도 무척 도움이 될것이다.
너무 완벽하게 쫒아 가려고 하지 않는 것이 좋을 것이다.
이 놈의 리눅스 커널을 쫒아 가는 것에 맛이 들리면 도통 헤어나질 못하게 된다.
필요한 만큼만 쫓아 다니면 된다.
임베디드 리눅스를 구현함에 있어서 대부분은 기존에 이미 포팅되어 있는 아키텍쳐를 이용하게 되는데 이 방법이 의미하는 것은 커널을 완벽하게 이해하기 보다는 커널 쏘스의 어떤 부분에 어떤 기능이 있는가 정도를 파악하는 선이면 된다는 것이다.
필요할때 좀더 자세하게 쏘스를 쫒아 다니면 된다.
또 내가 권유하는 방식은 당신이 필요로 하는 기능은 대부분 다른 사람이 이미 해 놓았을 가능성이 높다는 것이다.
커널에 집중하기 보다는 웹싸이트를 뒤지는 시간이 더 짧을 수 있다.
요즘은 Know Where!! 아닌가....

6. 정말 임베디드 리눅스를 하려면

5항까지 진행된 분이라면 6항 이후에 설명하는 과정을 수행해도 문제가 없을 것이다.
여기서 부터는 보통 일반인들이 말하는 임베디드 시스템용 리눅스를 어떻게 하는가를 설명하는 것이다.
6.1 평가 보드를 구매하라...
만약 당신이 가난한 개발자라면 이 이후에 진행은 포기해 달라..
왜? 개인이 하기에는 너무도 벅찬 돈이 든다.
그냥 평가 보드만 사서 될일이 아니다.
(이것도 정말 비싸다)
물론 평가 보드만 사도 될수 도 있지만 새로운 하드웨어적인 기능을 추가하고 시험하려면 개발 장비가 보통 고가가 아니다.
그냥 개인이 취미로 하기에는 이미 금전적인 부담이 넘어선다.
단 평가보드상에서 만족한다면 평가보드 살 능력이 되야 한다.
평가보드만으로도 꽤 많은 것을 공부 할수 있다.
단 평가보드를 구매할때 JTAG가 지원되는 평가보드를 구매하라 그나마 JTAG를 사용하는 공부는 돈이 적게 든다.
6.2 평가 보드를 구매 했다면....
평가 보드를 보통 구매하면 대부분의 문서가 따라 오게 된다.
물론 사용되는 디바이스의 설명서들이 포함되 있거나 최소한 어디서 구하는지에 대한 설명은 있을 것이다.
이런 자료를 모두 일단 확보할 것
6.3 MCU를 공부하라..
평가 보드에 사용되고 있는 MCU에 대해서 공부해야 한다.
MCU를 모르고 임베디드를 도전하는 것은 시간낭비의 지름길이다.

MCU의 구조
MCU의 하드웨어 사양
MCU의 프로그램 방법 ( 어셈블러 )
MCU의 동작 방식

뭐 이런 것이 있겠다.
6.4 평가 보드의 회로를 공부해라...
평가 보드의 회로를 읽는 법을 알아야 한다.
회로를 읽지 못하고 임베디드를 공부하려 한다면 진행하는데 한계를 느낄수 있다.
회로를 읽을수 있어야 외부 연결 커넥터에 어떻게 연결하는지를 이해 할수 있다.
6.5 평가 보드에 사용되는 디바이스를 공부해라...
평가 보드에 사용되는 디바이스를 모두 공부할 필요는 없다.
자신이 사용하고자 하는 디바이스에 대해서 하드웨어적으로는 어떻게 연결되고 디바이스를 제어하기 위해서는 소프트웨어 적으로 어떻게 해야 하는 가를 이해 해야 한다.
이런 이해를 위해서는 해당 디바이스에 대한 리퍼런스 매뉴얼의 확보는 필수적이다.
항상 나에 가슴을 아프게 하는 것은 기술된 언어가 영어라는 점이다.
빨리 한글이 전세계 공통어로 되어야 하는데....
나를 세계 대통령으로 밀어 주면 가장 먼저 한글을 공용어로 하고 모든 표기를 한글로 하는 세계법을 제정하겠다.
6.6 크로스 컴파일 환경을 구축하는 것을 공부하라...
임베디드 리눅스를 공부하는 것에 가장 큰 관문중에 하나가 크로스 컴파일 환경을 구축하는 것이다.
그나마 다행인것은 요즘은 아예 rpm 패케지로도 나온다는 점이다.
그래도 몇몇 cpu에 필요한 환경은 자신이 스스로 구축해야 한다.
또 평가 보드에 따라 구축하는 방법이 조금씩 다를 수 있다.
물론 평가보드에 따라오는 CD에는 일반적으로 크로스 컴파일에 필요한 화일도 따라오므로 좀 괜찮기는 하지만
아예 공부하지 않으면 조금만 문제가 생겨도 속수 무책일수 있다.
6.7 부트 로더를 공부하라.
임베디드 리눅스를 공부하기 위해서 가장 처음 부딪히는 것이 부트 로더다.
PC에서는 그 개념이 별로 중요하지 않으므로 이 문제가 별로 대두되지 않지만 임베디드에서는 바로 대두 된다.
보통은 이미 개발된 오픈된 부트 로더를 자신의 시스템에 맞게 바꾸게 된다.
그러므로 부트로더의 쏘스는 어느정도 분석하고 있어야 한다.
6.8 NFS 시스템에 대해서 공부하라...
임베디드 시스템에는 커다란 보조 기억 장치가 없기 때문에 필히 네트워크를 이용한 다른 시스템의 보조 기억 장치를 마운트 사용해야
편리하다.
이를 위해 사용되는 것이 NFS이다.
고로 이에 대한 공부는 해두는 것이 좋다.
6.9 그외 나머지는 어떻게?
커널을 올리고 바꾸고 하는 것은 PC에서 공부했다면 별로 문제가 되지 않는다.
또 대부분 커널은 포팅했다.
단 일반적으로 부딪히는 문제를 늘어 놓는다면 다음과 같다.
6.9.1 MMU가 없다..
보통 PC에서는 MMU가 있으므로 문제가 되지 않지만 임베디드 시스템에서는 MMU가 없는 것이 일반적이다.
왜?
가격이 싸기 때문이다.
그렇다면 어떤 문제가 있을까
바로 이 문제에 대해서 공부해야 한다는 것이다.
50100용을 사용하거나 드래곤볼을 사용한 임베디드 리눅스의 하우투 문서를 찾아 보고서 공부하는 것이 좋다.
6.9.2 루트 디스크 이미지와 램 디스크
임베디드 리눅스의 거의 대부분이 보조 기억 장치가 없거나 있어도 플래쉬 메모리 이다.
그래서 루트와 마운트 되는 기억 장치로 램 디스크를 많이 사용하게 된다.
문제는 램 디스크용 루트 이미지가 ROM에 있거나 플래쉬 메모리에 저장되기 때문이다.
커널의 루트 이미지 복사는 부분에 대한 공부를 필요로 하는 것이 이 때문이다.
6.9.3 플래쉬 메모리에 대해서 공부 할것
플래쉬 메모리는 하드 디스크 처럼 쓰고 읽을 수 있는 저장 장치이다.
더구나 읽는 속도가 매우 빠르다.
그러나 플래쉬 메모리는 쓰는 횟수에 한계가 있다.
이에 대한 공부를 미리 하지 않으면 당신이 납품한 임베디드 장비에 대해서 고생 할 가능성이 농후하다.
이에 대하여 다른 사람은 어떤 방법론이 있는가에 대하여 미리 공부해 두는 것도 좋을 것이다.
가끔 배신감 느끼게 플래쉬에 대한 몇가지 소프트웨어가 특허에 걸려 있다.
6.9.4 계속 늘어 놓으면 한도 끝도 없을 것 같으므로 ...
정말이다..
임베디드 리눅스라는 분야는 PC이외에 모두 다 라고할 정도로 다양하다.
이 모든 것을 미리 공부할수는 없다.
역시 실전에 부딪히면서 배우는 수밖에 ....

7. 빨리 개발하는 방법....

아마도 이 글을 읽고서 벌써 임베디드 리눅스를 공부하고 싶은 마음이 없어지는 사람들의 목소리가 들린다.
음....
아마도 이글을 읽고 있는 분들 중에는 당장 1달안에 개발을 완료 해야 하는 분들도 있을 것이다.
이에 대한 해답은 아니지만 속성 코스에 대해서 이야기 하려고 한다.
단 이 방법은 엔지니어로써 어느정도 구력이 있는 분에 해당하는 것이지 완전 엔지니어 초짜에 해당되는 것은 아님을 미리 밝힌다.
7.1 이미 개발된 평가 보드를 이용할 것...
자 임베디드 리눅스를 이용한 시스템을 만든다는 것은 자신이 목적으로 하는 동작이 정확하게 수행되면 된다.
그러므로 구현하고자 하는 장비와 최대한 같은 기능을 담고 있는 평가보드(개발보드)를 구한다.
이 평가 보드에는 리눅스가 모두 설치 되어 있어야 한다.
그리고 캐랙터 디바이스의 가장 최소한에 대한 공부만 한다.
이것 마저도 안한다면 어쩔수 없다.
그리고 평가보드의 회로를 최대한 그대로 수용한 목적 시스템을 만든다.

이런 상태라면 다음과 같은 할일만 남는다.
1. 부트로더에서 초기화와 커널 부팅을 수행하는 부분만 남겨 놓고 제거한다.
2. 커널을 그대로 사용한다.
3. 대부분의 디바이스 드라이버도 그냥 사용한다.
4. 추가된 디바이스의 드라이버만 작성한다.
5. 어플리케이션을 작성한다.
이것이 끝이다.

8. 내가 하고 싶은 말은 ...

내가 제안한 초짜가 임베디드 리눅스로 가는 길이 맞다고는 할수 없다.
아직도 나는 초짜이므로
하지만 기존에 개발하는 과정을 지켜본 나로써 내린 것은 위와 같은 것이다.
누군가 말했다.
임베디드 리눅스의 세계에 발을 들여 놓는 순간은 태산을 삽질해서 없에는 것과 같다는 것을
하지만 내가 해본 결과로는 임베디드 리눅스를 한다는 것은 리눅스의 본질을 파악하는 것과 거의 일맥 상통한다.
엔지니어라면 한번쯤 도전해서 이루고 싶은 영역이다.
또 생각보다 재미 있다.
당신도 해보라... 겁만 먹지 말고
천천히 가다보면 언젠가 이미 득도한 해커와 같은 반석위에 있는 자신을 발견 할 수 있을 지도 모른다.
어느날 저녁 새벽 3시쯤 근방에 이글을 마무리 하며.....

PS: 배고프다.... 그리고 졸립다....

EE295 - ASIC Design With VHDL Class - Fall 2003

출처: http://www.emba.uvm.edu/~jswift/uvm_class/

Prepared By: James Swift

Description:
Students will become familiar with the VHDL language through text readings and lectures following the basic flow of the text. Students will become familiar with the ASIC design process through supplemental readings, lectures and execution of a design project from conceptualization to technology netlist ready for fabrication and described in VHDL.

Verilog Coding Style for Efficient Digital Design

Kapil Batra (STMicroelectronics Ltd., India, Kapil.batra@st.com), Mohammad Suhaib Husain (msuhaib@hotmail.com)

Abstract: In this paper, we discuss efficient coding and design styles using verilog. This can be immensely helpful for any digital designer initiating designs. Here, we address different problems ranging from RTL-Gate Level simulation mismatch to race conditions in writing behavioral models. All these problems are accompanied by an example to have a better idea, and these can be taken care off if these coding guidelines are followed. Discussion of all the techniques is beyond the scope of this paper, however, here we try to cover a few of them.

원문보기: http://www.pld.com.cn/advance/skill/Verilog%20Coding%20Style%20For%20Efficient%20Digital%20Design.pdf