2009년 11월 24일 화요일

[11/17, 자일링스] 신형 이지패스-6 FPGA, 최단 시간 내에 고성능 버텍스-6 FPGA에 리스크 없는 비용 절감 효과 제공

이지패스-6 FPGA, 모든 FPGA 기능을 완벽하게 지원함과 동시에 최단 시간 내에 리스크 없이 40nm FPGA에 대한 최저 비용 제공

자일링스는 단 6주 만에 최저 리스크로 고성능 FPGA에서 즉시 양산이 가능한 디바이스에까지 업계 최저 비용을 제공하는, 초고속 FPGA 비용 절감 솔루션인 이지패스™-6 FPGA를 발표했다. 또한, 이지패스 FPGA의 새로운 버전에는 최소 주문 수량 제한이 적용되지 않으므로, 고객은 최종 시장 수요에 따라 출하량을 조절할 수 있으며, 동일 물량 기준의 FPGA 가격에 비해 35%의 비용 절감 효과를 누릴 수 있다.

대부분의 비용 절감 요소가 디자인 옵션을 제한하고 최적화되지 않은 부품이나 패키지를 고객에게 과도하게 강요한다. 반면, 이지패스-6 FPGA는 기본 제품군의 모든 디바이스, 패키지, 모든 속도 및 온도 등급을 지원하는 유일한 FPGA 절감 솔루션이라는 점에서 유례 없는 제품이다. 이는 고객이 디자인을 구현하고 비용을 절감 하기 위해 모든 버텍스®-6 LX, LXT, SXT 및 HXT 디바이스를 선택할 수 있게 되었음을 의미하는 것이다.

자일링스의 제품 및 솔루션 관리부문 부사장인 무스타파 베지로글루(Mustafa Veziroglu)는 "이지패스-6 FPGA는 비용에 대한 부담과 불확실한 시장 수요에 대해 신속하게 대처해야 하는 고성능 시스템 디자인에 더 높은 가치를 제공한다"며 "이지패스-6 기술은 시행착오를 거쳐 검증된 FPGA 아키텍처 및 실리콘 상에 구축되며, 40nm 기술에서 최저 비용의 리스크가 없는 비용 절감 효과를 제공한다" 라고 말했다.

기타 다른 방식과는 달리, 이지패스-6 FPGA는 ASIC 컨버전이나 라우팅 강화(routing-hardened) FPGA가 아니다. 버텍스-6에서 이지패스-6 디바이스로 마이그레이션 할 때 추가적인 디자인 제약이 따르지 않는다. 또한 FPGA 디자인을 재 작업하거나 다시 최적화할 필요도 없으며, 회로보드를 다시 레이아웃 할 필요도 없다. 고객이 자일링스에 디자인파일을 제공하면, 실리콘 웨이퍼를 표준 FPGA와 동일한 전기적 파라미터로 테스트하여 고객 디자인에 사용되는 특정 리소스에 대해 저장한다. 그 후 6주 내에 파생 다이가 조립 및 표시되고 최종 테스트를 거쳐 그 기능과 성능을 확인한다. 자일링스에서 최초로 단 기간 내에 프로토타입에서 즉시 양산이 가능한 디바이스를 제공하는 FPGA 비용 절감 솔루션을 선보이게 된 것이다.

자일링스의 특허 테스트 기술을 이용하는 단일 디자인에 대한 테스트는 웨이퍼 수율을 증가시켜 비용을 크게 절감시킬 뿐 아니라 고객의 엔지니어링 관련 추가 작업이나 재 검증 작업도 실행할 필요가 없다. 이지패스-6 FPGA는 100%에 달하는 세계적인 수준의 고장 검출률(fault coverage)을 제공하며, 고객은 양산 과정에서 버텍스-6와 이지패스-6 FPGA를 병행할 수 있는 완벽한 유연성을 갖추게 된다. 따라서 이지패스-6 FPGA나 버텍스-6 FPGA의 간단한 출하 과정으로, 기본 디바이스의 프로그래머빌리티를 활용하여 예기치 않은 수요 증가나 디자인 변경을 간단하게 관리할 수 있다.

이지패스-6 FPGA는 버텍스-6 FPGA와 구조적으로 동일하기 때문에 고객은 멀티 기가비트 직렬 트랜시버, PCI Express® 엔드포인트 블록(endpoint block), 트라이 모드(Tri-mode) 이더넷 MAC, DSP 슬라이스(slice) 및 기타 리소스를 포함한 버텍스-6 FPGA의 모든 임베디드 리소스를 고객의 하이볼륨(high-volume) 디자인에 자신 있게 통합시킬 수 있다. 이지패스-6 FPGA와 버텍스-6 FPGA간의 유사성은 고객에게 최저 리스크를 제공한다는 점에서 비교할 수 없는 매끄러운 원-포-원 마이그레이션을 의미한다.

가격 및 공급시기
이지패스-6 FPGA는 디자인 구현에 지금 바로 즉시 이용 가능하며, 양산 디바이스의 경우 2010년 4분기부터 이용할 수 있다. 이지패스-6 디바이스는 최소 주문 수량의 제한 없이 단 6주의 최단 시간 내에 양산된 디바이스로 배송 비용을 줄여 FPGA 비용 절감에 대변혁을 일으키고 있다.

==========
출처: http://www.semiconnet.co.kr/news_read.asp?seno=6442

댓글 없음: