84대의 가스터빈 열차가 같은 날 250km/h의 속도로 로마에서 밀라노까지 운행되고 있다. 열차 A는 10시 정각에 50명의 승객을 태우고 직선 선로를 따라 출발했다. 열차 B는 75명의 승객을 태우고 열차 A와 나란한 선로를 따라 10시 10분에 출발했다. 열차 C는 10시 5분에 60명의 승객을 태우고 강을 우회해야만 하는 인접 선로를 따라 출발했다. 11시 55분에 출발한 나머지 81대의 열차는 L-형태의 선로를 따라 운행하고 있다.
84대의 열차 모두가 14시 17분에 1백93명의 승객을 모두 태우고 동시에 목적지에 도착하도록 해야 한다. 연결된 84대의 모든 열차는 486,225kW 이상의 전력을 소비할 수 없으며, 평균 운임은 24.99유로보다 비싸서는 안 된다. 400Km/h의 속도로 운행할 수 있는 단일 전기 견인 고속 열차가 있고 좌석수는 3백개가 제공된다면 어떻게 될까? 잠시 문제를 푸는 것을 중단하고 이러한 시나리오를 해결할 수 있는 몇 가지 방법에 대해 논의해 보자.
이상하게 들릴지도 모르지만 이것은 시스템 대역폭 요건이 지속적으로 증가함에 따라 시스템 기획자와 설계자들
피라미드 리서치(Pyramid Research)가 2008년 11월 발행한 '이동통신 가입자 및 매출 전망 2008~2013: 신흥 시장의 기회'라는 보고서에 따르면, 2008~2013년까지 이동통신 가입자 수는 연평균 7.9%의 성장률로 40억명에서 58억5천명으로 늘어날 전망이다. 유럽은 전세계적인 가입자 기반의 감소에 의해 영향을 받겠지만, 아시아를 비롯하여 아프리카와 중동은 가장 큰 가입자 증가를 기록할 것이다. 기존 및 개발도상국 시장의 경우에도 스트리밍 미디어(VOD, 영화, TV), 온라인 게임 등과 같은 향상된 컨텐츠에 대한 소비자의 관심이 증가함에 따라 가입자 수가 늘어날 것이다. 기업들은 매출을 유지하기 위해서 VoIP, 양방향 홈네트워킹 등과 같은 보다 많은 부가가치서비스를 제공해야 한다.
이 같은 이동형 및 고정형 광대역 서비스 구현을 위해서는 높은 대역폭 요건이 충족돼야 하는데, 이에 따라 수 Mbps~수백 Gbps에 이르는 광범위한 데이터 전송속도를 특징으로 하는 보다 많은 고속 시리얼 트랜시버를 통합한 반도체 제품의 필요성이 그 어느 때보다 높아지고 있다.
고속 애플리케이션의 사례와 요건
네트워크 장비뿐만 아니라 유선 액세스 및 전송에서 이더넷은 현재 가장 보편적으로 사용되는 물리 및 링크 레이어 프로토콜로 발전했다. 현재로서는 10GbE이 가장 빠른 표준이지만, 대역폭 요건은 SONET/SDH 기반 플랫폼을 대체할 수 있도록 40Gbps로 동작하는 시스템의 개발을 급속도로 요구하고 있다. 반도체 업체들은 또한 10Gbps 이후를 예상하여 40Gbps 및 100Gbps 이더넷 기반 솔루션에 대한 개발에 착수했다. 이들은 추가적인 자본투자를 방지하기 위해 10Gbps에서 40Gbps, 더 나아가 100Gbps까지 확장하는 데 있어서 기존 기술 및 인프라를 활용할 수 있기를 원하고 있다.
이더넷 프로토콜이 이전 애플리케이션에서 폭 넓게 구현되기는 했지만, 산업 자동화 시장은 비결정적인 특성과 안정성이 중요한 시스템에서의 리던던시(Redundancy)를 지원할 수 없기 때문에 이 기술의 도입이 느리게 진행되었다. 하지만 속도 증가, 리던던시한 링크를 지원하기 위한 사양의 확장 등을 통해 이더넷 기술이 발전해 나가자 산업 자동화 장비 공급업체들은 이더넷을 다시 바라보게 되었다. 기성 장비를 사용하는 산업용 네트워크를 표준화할 수 있는 저비용 고성능의 확장이 용이한 매개체라고 평가하게 된 것이다. 하지만, 이들은 EtherCAT, PROFINET, SERCOS III 등과 같은 보다 발전된 산업용 이더넷 기반 프로토콜로 이동하면서 MODBUS, PROFIBUS, 
시스템 인터커넥트 요건이 증가함에 따라 PCIe(PCI Express) 사양은 PCIe Gen 2를 위해 현재 최대 5Gbps를 지원하고 있으나, PCIe Gen 3를 위해 향후에는 최대 8Gbps를 지원해야 하는 등 더 높은 대역폭을 제공할 수 있도록 확장되어야만 한다. 성능과 유연성 증대를 통해 PCIe 사양은 칩-투-칩, 보드, 백플레인 인터커넥트 등을 위해 선호되는 프로토콜로서 다시 한번 우위를 확보하고 있다. 이 프로토콜들이 인기를 얻게 됨에 따라 설계자들은 PCIe 프로토콜을 통신 장비, I/O 확장 드로어(I/O Expansion Drawer), 임베디드 애플리케이션 등과 같은 PC 이외의 애플리케이션에서도 사용하고자 시도하고 있다.
현재 고속 시리얼 인터페이스가 다양한 산업과 애플리케이션에서 사용되고 있는데, 기술 혁신을 주도하는 주요 요건들은 매우 유사하다. 애플리케이션은 끊임없이 발전하는 표준들과 보조를 맞추면서 비용 절감과 성능 증대를 지속적으로 달성해야 한다. 시스템이 최종 고객에 가까워질수록 트랜시버 대역폭, 속도, 채널 수는 감소하지만 시스템은 보다 비용과 전력에 민감해진다. 뿐만 아니라, 기능에 대한 디바이스 집적도의 비율은 애플리케이션의 처리 요건에 따라 다양하다. 시장 환경은 더욱 경쟁적으로 변하고 있고 설계팀의 인력 배치는 점점 줄어들고 있지만 달성해야 할 집적도는 이전보다 더 높아지고 있다.
트랜시버 기반 FPGA 제품들
이러한 주요 요건들과 설계 기술 과제들을 해결할 수 있는 최적의 솔루션은 알테라(Altera)가 제공하는 40nm 스트라틱스 IV 및 아리아 II GX FPGA와 하드카피 ASIC 등과 같이 고성능 병렬처리 성능과 임베디드 고속 시리얼 인터페이스를 통합한 PLD(Programmable Logic Device) 제품들이다. 트랜시버를 통합한 알테라의 스트라틱스 IV 및 아리아 II GX FPGA와 하드카피 ASIC은 TSMC의 40nm 공정에 기반하고 있으며, 고대역 시리얼 인터페이스 애플리케이션에 이상적인 것으로 검증된 동일한 트랜시버 아키텍처를 통해 개발되었다. 각 디바이스의 통합 트랜시버 블록은 각각의 타깃 애플리케이션에 최적화되었다.
아리아 II GX 제품군은 GPON, IP DSLAM, RRH(Remote Radio Head) 등과 같이 풍부한 기능을 요구하면서도 비용과 전력에 민감한 애플리케이션을 위해 중저대의 집적도로 최대 3.75Gbps의 트랜시버 데이터 전송속도를 제공한다.
무선 기지국, 고급 라우터, 군사용 레이더 첨단 센서 등과 같은 보다 높은 성능의 애플리케이션의 경우에는 스트라틱스 IV GX FPGA가 적합하다. 이 디바이스는 최대 8.5Gbps의 성능을 제공하는 트랜시버를 최대 48개까지 통합함으로써 높은 대역폭을 지원하며, 백플레인 애플리케이션과 고속 프로토콜을 지원하기 위한 풍부한 기능 세트 등을 갖추고 있다. 이를 통해 뛰어난 집적도와 성능, 매우 낮은 전력 특성을 제공한다. 신호 무결성도 뛰어나 PCIe Gen2, CEI-6 등과 같은 엄격한 프로토콜에 대한 프로토콜 호환성을 보장한다.
스트라틱스 IV GT 제품군은 40G/100G 이더넷 애플리케이션을 위해 최대 11.3Gbps의 매우 높은 트랜시버 데이터 전송속도를 제공한다. 더 많은 물량이 요구되면서 비용과 전력 소모에 민감한 애플리케이션에는 하드카피 IV GX ASIC이 유리하다. 이 디바이스의 성능은 프로토타입 디바이스로 사용되는 스트라틱스 IV GX FPGA와 대등하다. 알테라는 FPGA 프로토타입 제작에서부터 완벽한 ASIC 솔루션에 이르는 단일 툴 슈트에 기반한 독창적인 설계 방법론을 제공하여 리스크가 가장 낮은 6.5Gbps 트랜시버 통합 ASIC을 구현할 수 있도록 지원한다.
포트폴리오 이면의 주요 기술들
포트폴리오의 주요 장점은 성능, 전력, 비용에 대한 절충을 통해 다양한 제품을 제공하는 공통 로직 및 트랜시버 아키텍처이다. 이를 통해 각각의 새로운 공정 노드의 장점을 활용하여 점진적인 개선을 이루면서 이전 공정 세대의 기술들을 재사용할 수 있다.
뿐만 아니라 이전 기술의 재사용을 통해서도 해결될 수 없는 요건들을 처리하기 위한 새로운 혁신 기술들도 쉽게 추가할 수 있다. 이러한 주요 기술들로는 공정 기술, 프로그래머블 전력 기술을 통한 전력 및 성능의 최적화, 프리-엠퍼시스 및 이퀄라이제이션 기능을 통합한 고속 시리얼 트랜시버, PCIe 등과 같은 프로토콜을 위한 하드IP의 사용 등이 있다.
* 공정 기술과 40nm의 이점 가장 매력적인 이점 중의 하나는 더 높은 집적도이다. 이는 반도체 제조업체들이 보다 많은 기능을 보다 작은 다이에 통합하여 보다 높은 집적도의 디바이스를 제공할 수 있게 한다. 여기에 더 짧은 게이트 길이를 통해 성능의 향상도 실현해준다. 저항이 낮아짐으로써 40nm보다 우수한 구동 길이를 제공하며, 이는 보다 높은 성능의 트랜지스터를 가능하게 한다. 스트레인드 실리콘 기법을 통해 전자 및 전공 이동성을 최대 30%까지 증가시켜 결과적으로 트랜지스터 성능을 최대 40%까지 향상시킨다.
* 전력 및 성능 최적화 현재 시스템 개발자를 가장 압박하는 설계 고려사항은 무엇보다 전력 소모이다. 40nm 노드는 전력 소모면에서도 이점을 제공한다. 보다 작은 공정 구조를 통해 기생 커패시턴스를 45nm 노드 대비 15%까지 낮춰서 동적 전력 소모 특성을 향상시켜준다. 하지만 공정 구조의 축소는 대기전력을 증가시키는 요인이 되기도 한다. 알테라는 멀티-쓰레스홀드 트랜지스터, 다양한 트랜지스터 채널 길이, 정지전력을 감소시키는 트리플-게이트 산화물 등과 같은 다양한 기법을 사용하며, 구성 로직 등과 같이 성능이 중요한 기준이 아닌 FPGA 영역에 대해 성능과 전력을 절충하여 조정한다.
알테라는 정지전류 소모 문제를 해결하기 위해서 프로그래머블 전력 기술을 65nm 스트라틱스 III FPGA에 도입했다. 이것은 정지전류를 최대 70%까지 낮췄으며, 해당 설계에 대해 최저 전력 조건에서 최고의 성능을 구현했다. 이 기술은 일반적인 설계에서 거의 모든 로직이 애플리케이션에서 타이밍이 중요한 경로 내에 존재한다는 사실을 이용한 것이다. 알테라의 쿼터스 II 개발 소프트웨어는 각 경로 내에서 사용 가능한 슬랙을 자동으로 결정하여 트랜지스터의 백 바이어스 전압(Back Bias Voltage)을 조정함으로써 트랜지스터를 적절한 모드-고성능 또는 저전력-로 자동으로 설정한다.
* 고속 시리얼 트랜시버 알테라의 고속 트랜시버 블록은 PMA(Physical Medium Attachment)와 PCS(Physical Coding Sublayer) 모두에 대해 공통 아키텍처를 사용한다. PCS 내의 블록은 설계 요건에 따라 바이패스될 수 있다.
PMA 기능은 아날로그 회로에서 사용되며 다음을 포함한다:
- CDR(Clock Data Recovery)
- SERDES(Serializer/Deserializer)
- 프로그래머블 프리-엠퍼시스 및 이퀄라이제이션
- 동적으로 제어 가능한 설정 기능을 가진 I/O 버퍼(출력 차동 전압 및 차동 OCT)
PCS는 백플레인, 칩-투-칩, 칩-투-모듈 애플리케이션에서 사용되는 다양한 주요 프로토콜(PCIe, GbE, XAUI 등)과 호환 가능한 디지털 기능을 포함하고 있다. 이러한 디지털 블록들은 프로토콜 지원 성능을 강화할 수 있도록 최적화되었으며, 프로토콜의 PHY를 개발하는 데 있어 디바이스에 요구되는 자원의 양을 줄여주는 동시에 전력 소모를 낮게 유지해준다. 특정 IP와 레퍼런스 설계들과 결합하여 이러한 블록들은 설계 주기를 단축하고 위험을 감소시킴으로써 완벽한 프로토콜 솔루션을 제공한다.
* PCIe를 위한 하드IP PCIe가 광범위하게 채택됨에 따라 사전 검증된 표준 호환 하드IP 블록으로 구현하여 PCIe 기능을 통합하는 것이 활발해지고 있다. PCIe의 중요한 이점들로는 상당한 자원 절감(최대 40K LE), 전력 저감, 보다 짧은 컴파일 시간을 통한 설계 주기 단축 등이 있다. 통합 하드IP 블록은 트랜시버 모듈, 물리적 레이어, 데이터 링크 레이어, 트랜잭션 레이어 등과 같은 PCIe 프로토콜 스택의 모든 레이어를 내장하고 있다.
* 공통 IP 포트폴리오 및 개발 환경 알테라의 모든 주문형 로직 디바이스는 포괄적인 단일 설계 소프트웨어, 공통 IP 코어 세트, 다양한 레퍼런스 설계 및 설계 예제 지원 등과 같은 생산성 이점을 제공한다.
대역폭 요건과 데이터 전송속도의 증가는 보다 빠르고 보다 많은 트랜시버를 요구하고 있다. 다양한 표준의 발전과 백플레인 성능, 프로토콜 호환성을 위한 탁월한 신호 무결성에 대한 요구는 디지털 디바이스 상의 트랜시버에 대한 혁신을 요구한다. 알테라의 트랜시버 통합 40nm FPGA와 하드카피 ASIC 상의 기술 혁신과 재사용은 이러한 요건들을 충족시키면서 가장 포괄적인 트랜시버 통합 주문형 로직 포트폴리오를 제공한다.
테레사 부(Theresa Vu) 제품 마케팅 부장 | 알테라
====================
댓글 없음:
댓글 쓰기