출처: http://www.neakorea.co.kr/article_view.asp?seno=5131
모바일 핸드셋 시장이 CPLD 업계의 격전지로 떠올랐다. CPLD 업계에서는 이 시장의 요건을 충족하기 위한 초저전력, 초소형 패키지 경쟁이 한창이다. 이미 5μW 이하의 낮은 대기전력 소모, 4×4mm의 초소형 패키지를 구현한 제품도 출시된 상태다. ASIC에 비해 여전히 높은 디바이스 가격과 핸드셋 설계 엔지니어들의 ASIC 선호 추세는 넘어야 할 벽이다.
글_한덕선 기자(dshan@doobee.com)
FPGA나 CPLD 같은 PLD(Programmable Logic Device)의 최대 강점은 재프로그래밍이 가능하다는 점이다. 이를 공통 분모로 두고, 지금까지 FPGA는 LE(Logic Element)의 집적도 증대를 통한 성능 향상이 이뤄져 왔고 CPLD 분야에서는 저가화, 전력 소모 절감, 소형화 구현 노력이 지속돼 왔다. 그 결과, 이들 디바이스는 유무선 통신장비, 컨수머, 컴퓨팅, 일반 산업, 계측장비, 국방, 항공 우주, 자동차 분야 등 다양한 전자 애플리케이션에서 ASIC의 영역을 꾸준히 잠식해 왔다.
최근 들어 PLD 업계는 휴대폰과 스마트폰, PDA, PND 등의 모바일 핸드셋 시장에 부쩍 관심을 높이고 있다. 그 중에서도 이동통신 단말기, 특히 휴대폰 시장은 CPLD의 궁극적인 목표라 해도 과언이 아니다. 전세계적으로 한 해 생산되는 물량이 10억대를 넘어서는 휴대폰 시장은 신시장 개척이 절실한 PLD 업계에 매력적인 시장인 게 틀림 없다.
세미코 리서치(Semico Research)에 따르면 핸드헬드 애플리케이션용 PLD 시장은 2010년에 6억5천만 달러 규모를 넘어설 것으로 예상된다.
왜 CPLD인가?
같은 PLD 제품이긴 하지만 FPGA는 이 시장에 그리 적합하지 않다. 이유는 간단하다. 우선, FPGA의 가격이 CPLD보다 훨씬 더 비싸기 때문이다. CPLD는 기껏해야 5백 여 개의 매크로셀 정도가 집적되는데 반해, FPGA는 기본적으로 고성능 애플리케이션을 겨냥한 것이라 보통 10만개 이상의 로직을 포함하고 있다. 이처럼 높은 집적 수준을 구현하려면 개발비용이 많이 드는 초미세 공정이 요구될 수밖에 없고, 당연히 이는 제품 가격에 고스란히 반영된다. 양산이 확정되면 엄청난 물량이 생산되는 컨수머 분야에서, 이러한 가격 문제는 치명적이다.
더구나 모바일 핸드셋 설계에 사용되는 PLD에는 그렇게 많은 로직 성능이 요구되지도 않는다. 이 분야에서 PLD를 활용하여 구현하고자 하는 기능은 주로 I/O 확장, 레벨 시프트, 인터페이스 등이다. 베이스밴드 프로세서나 멀티미디어 코덱 IC를 교체하기는 쉽지 않을 것이라는 게 업계의 한결 같은 목소리다. 그러니 셀 크기가 5백 개 이상일 이유가 없다는 것이다. 여기에 디바이스 크기 자체도 FPGA가 더 크고 전력 소모 역시 마찬가지다. 사정이 이렇다 보니 경박단소와 저전력이 생명인 '핸드헬드' 기기에서는 CPLD가 유리할 수밖에 없다.
보다 근본적인 문제는 아키텍처 자체에서 비롯하는 차이다. 일반적으로 FPGA는 SRAM을 기반으로 하고, CPLD는 플래시나 EEPROM을 사용한다. 다시 말해, FPGA는 RAM 기반이기 때문에 구동을 위한 별도의 ROM이 요구되고, 이로 인해 보드의 풋프린트가 커진다는 단점이 있다는 것. 뿐만 아니라 RAM 기반 아키텍처는 모바일 기기가 요구하는 '인스턴트-온(Instant-On)' 특성을 구현하는 데에도 적합하지 않다.
결론적으로 모바일 핸드셋에 PLD를 활용하고자 한다면 가격, 크기, 성능, 특성 모든 면에서 FPGA보다는 CPLD가 유리하다는 게 업계의 통설이다.
CPLD 활용의 이점
CPLD가 모바일 핸드셋 설계에 FPGA보다 '상대적'으로 유리하다고는 해도, '반드시' CPLD를 사용해야 할 이유가 있을까?
가뜩이나 비용절감과 경박단소화를 목표로 하는 모바일 핸드셋 설계에서, CPLD를 사용하지 않으면 안 될 '절실한' 이유가 없다면 이는 그저 핸드셋의 제조비용만 늘리고 전력소모를 높이며, 보드 크기만 잡아먹는 '천덕꾸러기'일 뿐이다.
이에 대해 PLD 업계는 일찍부터 근사한 답변을 준비해 뒀다. 알테라 코리아의 이명환 이사는 "MP3 플레이어, PMP, 내비게이션, 휴대폰 등 디지털 컨수머라 불리는 기기들은 점점 더 제품 사용주기가 짧아지고 있다. 특히 모바일 및 무선 통신 기기들은 다양한 통신 표준의 등장과 버전 업그레이드 등으로 인해 지속적인 설계 변경이 요구되는 추세다"라며, "이는 타임투마켓 요구를 충족하기 위한 보다 짧은 개발 주기와 다품종 소량생산 체제로의 전환을 요구하는데, 기존 ASIC 접근법으로는 결코 충족할 수 없다"고 지적했다.
하지만 PLD를 사용하면 간단히 소프트웨어 재프로그래밍을 통해 재빨리 설계를 변경할 수 있고, ASIC처럼 불필요하게 대규모 주문 물량을 보장할 필요도 없으며, ASIC 제작에 필요한 많은 비용이나 개발 기간도 필요치 않다는 것이다.
디바이스 추가에 따르는 비용 증가 문제는 BOM(Bill of Material) 관점에서 바라볼 필요가 있다. 1개의 CPLD를 사용함으로써 2~3개 이상의 컴포넌트를 제거할 수 있기 때문에 BOM 차원에서는 오히려 경제적이라고 이명환 이사는 설명했다.
이러한 장점 덕분에 CPLD는 다양한 모바일 핸드셋에서 점차 적용이 확대되고 있으며, 특히 PDA는 모바일 핸드셋 중에서 CPLD 사용이 가장 활발한 애플리케이션으로 꼽힌다.
PLD 업계가 궁극적으로 지향하는 모바일 애플리케이션은 휴대폰이다. CPLD는 이미 휴대폰에 채택된 사례가 있다. 자일링스 코리아에 따르면 수년 전, 자일링스의 쿨러너(CoolRunner) CPLD 제품이 SK텔레콤향 국내 모 휴대폰 설계에 채택된 적이 있는데 이것이 전세계적으로 CPLD가 처음으로 양산용 휴대폰에 적용된 사례다. 당시 쿨러너는 카메라폰의 이미지 센서가 포착한 시리얼 데이터 신호를 베이스밴드에 패러럴 신호로 전환하여 전달하는 기능을 담당하는 데 사용됐다.
휴대폰 탑재의 선결 과제
CPLD는 그러나 휴대폰 설계에 활용된 사례가 그리 흔치 않다. CPLD 업체들이 강조하는 그 많은 이점에도 불구하고 말이다. 여기에는 몇 가지 이유가 있다.
우선, 휴대폰 설계 엔지니어에게 CPLD는 아직까지도 '낯선' 반도체 디바이스라는 게 가장 큰 이유다. 자일링스 코리아의 안흥식 지사장은 "휴대폰 엔지니어들은 ASIC을 사용하는데 익숙해져서 굳이 CPLD를 사용해야 할 필요성을 느끼지 못하는 경우가 많다"고 말했다. 특히 국내 휴대폰 설계 엔지니어들의 경우, 이러한 성향은 더욱 강하다. 이는 그만큼 설계 엔지니어들의 전문성이 탁월하기 때문이기도 한데, 예컨대 타이완의 경우만 하더라도 ASIC 대신 CPLD를 사용하는 빈도가 더 많다는 게 안 지사장의 설명이다.
엔지니어들이 'CPLD'라고 하면 자신들이 직접 소프트웨어 프로그래밍을 해야 한다는 부담스러운 존재로 인식하는 것도 휴대폰 설계에 CPLD 탑재가 부진한 원인 중 하나로 거론된다. 안 지사장은 이에 대해 "PLD용 VHDL은 소프트웨어 엔지니어가 아닌 하드웨어 엔지니어의 영역이기 때문에 그렇게 부담을 가질 필요가 없다"고 조언했다.
아직은 CPLD가 휴대폰 설계에 사용되기에는 이르다는 지적도 있다. 휴대폰이 지금보다 더 많은 애플리케이션들을 지원하고 보다 복잡한 설계가 요구될 때 CPLD가 진가를 발휘할 수 있다는 얘기다. 고급 휴대폰이나 스마트폰 같은 것들이 바로 그러한 예인데, 고성능 스마트폰 설계가 보편화되면 CPLD가 보다 폭넓게 채택될 수 있을 것으로 업계는 기대하고 있다.
무엇보다 가장 중요한 부분은 디바이스 자체의 가격이다. CPLD는 기본적인 가격 단위가 '달러'다. 하지만 휴대폰에 사용되는 부품은 메인 칩과 디스플레이 같은 일부 품목을 제외하면 최저 단위가 '센트'까지 내려간다. 디바이스 한 개당 수천 달러에 육박하는 고성능 FPGA를 함께 공급하는 PLD 업체들과 몇 달러는 고사하고 단 돈 몇 센트를 놓고 계산기를 두드리는 휴대폰 제조업체들 사이에는 가격 단위에 대한 인식 차이가 분명히 존재하는 게 사실이다. 하지만 가격 문제는 CPLD 업체가 손해를 감수하고 제품을 공급하려 들지 않는 한, '시간'이 해결할 수 있을 때까지 기다리는 수밖에 달리 방법이 없어 보인다. 공정 기술의 향상과 대량 생산으로 인한 비용 절감 효과가 발생할 수 있을 때까지의 '시간' 말이다.
사용자 인식 개선 시급
현재, 제품 간 성능은 거의 평준화된 상태이고, 업체마다 지원하는 사양이 다르기 때문에 일대일 비교로 제품을 평가하는 것은 큰 의미가 없다는 게 공급업체들의 공통적인 입장이다. 중요한 것은 PLD 업계가 휴대폰 시장의 생리를 정확하게 파악하여 이 시장의 요구를 충족하는 것이라고 관계자들은 입을 모은다.
자일링스 안흥식 지사장은 "휴대폰 업계에서는 비용에 민감한 만큼 시장이 요구하는 가격대를 맞추는 것이 관건"이라며, "미세 공정 적용을 통해 다이 사이즈를 줄여서라도 실리콘 비용을 줄여야 할 것"이라고 말했다.
알테라 이명환 이사는 "CPLD 자체에 대한 사용자의 인식 개선을 위한 홍보와 판촉, 세미나 활동 등이 보다 강화될 필요가 있다"며, 업계 차원의 홍보 강화를 촉구했다. 최근 기술세미나를 마친 액텔의 김명선 지사장 역시 "사용자들이 CPLD에 대한 인지도와 활용도를 높일 수 있도록 세미나와 기술 지원을 강화해 나갈 계획"이라고 덧붙였다.
+++++++++++++++++++++++++++++++++++++++++++++++++
자일링스의 쿨러너Ⅱ 
자일링스의 쿨러너Ⅱ는 이 시장을 겨냥하여 설계된 CPLD의 선구자격 제품이다. 쿨러너Ⅱ는 32~512개의 매크로셀을 제공하며, 가장 작은 디바이스는 5×5mm 크기의 QFG32 패키지로 제공된다. 가용한 I/O 수는 21~270개, 대기모드에서 전류 소모는 16μA이다.
이러한 특성 제공 외에, 자일링스는 CPLD가 탑재되는 시스템의 전력소모를 더욱 줄이기 위한 '데이터게이트(DataGate)'와 '쿨 클럭(Cool Clock)'이라는 독자적인 저전력 기술을 쿨러너Ⅱ의 일부 디바이스에 적용하고 있다.
데이터게이트는 CPLD의 모든 I/O 블록에 스위치를 달아, 쓰이지 않는 입력이 토글되는 상태가 시스템의 메인 프로세서에 전달되는 것을 차단해 전력소모를 줄이는 기술을 말한다. 즉, 프로세서로의 로직 이동을 CPLD의 핀에서 선택적으로 비활성화함으로써 프로세서가 대기모드에 더 오래 있도록 하여 전력 소모를 최소화하는 것이다. 자일링스는 데이터게이트 기술을 통해 슬롯머신의 전력소모를 98%까지 줄인 사례가 있다고 설명했다.
현재 쿨러너Ⅱ는 휴대폰과 스마트폰, PDA, 위성 라디오 단말기 등에 채택된 상태다.
+++++++++++++++++++++++++++++++++++++++++++++++++
알테라의 MAXⅡZ 
알테라는 기존 MAXⅡ의 전력소모를 더욱 낮춘 'MAXⅡZ'를 제공한다. 다른 반도체 공급업체들의 CPLD 제품과 달리, 알테라 MAXⅡZ는 CPLD이면서도 FPGA 아키텍처인 LUT(Look Up Table) 구조를 채택했다는 게 특징. MAXⅡZ는 2개의 디바이스로 구성되는데, 각각 2백40개와
5백70개의 LE(각각 1백92개와 4백40개의 매크로셀에 해당)와 54~160개의 I/O를 제공한다. 가장 작은 디바이스는 5×5mm 크기의 MBGA 패키지로 제공된다. 대기모드에서 최저 전류 소모는 29μA.
MAXⅡZ는 최근 중국의 화유 커뮤니케이션즈(Huayu Communications)의 P1200 모바일 핸드셋에 탑재됐다. MAXⅡZ는 지난해 12월 출시된 이후 주로 PMP와 PND 등에 사용돼 왔으며, 모바일 핸드셋에 채택되기는 이번이 처음이다. MAXⅡZ는 P1200 핸드셋에서 RFID 리더, IrDA 센서, 블루투스 인터페이스 및 LED 제어를 포함하는 일련의 주변기기들을 관리한다. 2008 베이징 올림픽 기간 중 늘어날 관광객에 대처하기 위해, 대중교통 담당자들은 베이징 교통 당국과 함께 승객의 요금카드와 다른 지불수단을 스캔 하기 위해 P1200 모바일 핸드세트를 사용할 예정이다.
+++++++++++++++++++++++++++++++++++++++++++++++++
래티스의 ispMACH 4000ZE 
래티스 반도체는 기존 ispMACH 4000Z보다 전력 소모를 낮춘 ispMACH 4000ZE 시리즈를 제공한다. ispMACH 4000ZE는 32~256개의 매크로셀을 제공하며, 대기모드에서의 전류 소모가 10μA에 불과하다. 래티스는 또한 사용하지 않는 I/O 핀에 대한 전력 공급을 차단함으로써 시스템의 전력 소모를 줄이는 '파워 가드(Power Guard)'라는 독자적인 저전력 기술을 적용하여 시스템의 전력 소모를 낮추도록 하고 있다. 가장 작은 디바이스는 5×5mm의 csBGA 패키지로 제공되며, 사용가능한 I/O 수는 36~112개이다.
래티스 코리아의 이종화 부장은 "ispMACH 4000ZE 시리즈는 내부에 오실레이터와 타이머를 내장하여 사용 편의성을 높일 뿐 아니라 BOM도 절감한다"며, "또한 사용자의 요구를 반영하여 풀업/다운(Pull up/down), 버스키퍼(Bus Keeper) 제어 기능을 포함시켰다"고 설명했다. 이러한 특성을 바탕으로, ispMACH 4000ZE는 지금까지 국내에서 제작된 차량용 내비게이션을 비롯하여 스마트폰과 와이브로폰, PDA, PMP 등에 적용됐으며, 이들 중 일부 제품은 양산 공급 중이라고 이종화 부장은 말했다.
+++++++++++++++++++++++++++++++++++++++++++++++++
액텔의 이글루 
액텔의 CPLD 제품인 이글루(IGLOO) 시리즈는 경쟁사 CPLD 제품군에 대응할 수 있는 제품군과 미드레인지급 FPGA 제품군에 대응할 수 있는 제품군들로 구성된다. 이글루 제품은 최저 1.2V 전압으로 동작하며 128~1,024개의 매크로셀과 49~212개의 사용자 I/O를 제공한다.
가장 작은 디바이스는 4×4mm μUC81 패키지로 제공되며, 대기모드에서 최소 2.9μA(최대 4μA)의 초저전류 소모 특성을 나타낸다. 액텔 역시 '플래시*프리즈(Flash*Freeze)'라는 저전력 기술을 확보하고 있다. 개념은 자일링스의 데이터게이트나 래티스 파워가드와 비슷하다. 플래시*프리즈 기술을 적용하면 2.9μA의 대기모드 전류 소모를 2.4μA까지 낮출 수 있다.
이 외에도 이글루 시리즈는 휴대폰 설계 요건을 충족하기 위한 다양한 기술들을 포함하고 있다. 액텔 코리아 김명선 지사장은 "이글루 일부 제품은 ARM의 코어텍스-M1 임베디드 프로세서를 내장하고 있는데 이는 ASIC으로 전환 시 유리한 특성을 제공할 수 있을 것"이라고 말하고 "또한 시스템의 보안 기능을 지원하기 위해 AES128kbit 암호화 기능도 지원한다"고 설명했다. 김 지사장에 따르면 향후 액텔은 휴대폰 설계를 더욱 용이하게 하기 위해 MIPI(Mobile Industry Processor Interface)를 하드로직으로 구현하여 내장한다는 계획이다.
+++++++++++++++++++++++++++++++++++++++++++++++++
핸드헬드 애플리케이션용 65nm 비휘발성 싱글칩 FPGA 
실리콘블루(SiliconBlue)는 최근 핸드헬드 애플리케이션을 위한 65nm 공정의 비휘발성 싱글칩 FPGA 디바이스인 'iCE' 제품군을 개발했다고 밝혔다. TSMC의 65nm 저전력 표준 CMOS 공정을 기반으로 생산된 새로운 FPGA인 싱글칩 iCE 제품군은 실리콘블루 고유의 NVCM(Non-Volatile Configuration Memory) 온칩 구성 메모리 기술과 표준 SRAM을 결합함으로써 외부 플래시 PROM 사용 필요성을 없앤 것이 특징이다. 이를 통해 부품 수, 공간 및 비용을 줄일 수 있는 것은 물론 비트스트림 스누핑(Snooping) 위험을 방지해 안전한 설계가 가능하다.
실리콘블루의 데니 스틸(Denny Steele) 마케팅 디렉터는 "iCE 제품군은 CPLD와 FPGA의 중간 정도의 성능 특성이 요구되는 애플리케이션 시장을 겨냥하여 설계됐다"며 "CPLD 수준의 전력을 소모하면서 FPGA의 리소스를 제공할 수 있다는 게 제품의 특징"이라고 밝혔다. 게다가 앞선 65nm 공정으로 제작되기 때문에 경쟁사 비휘발성 PLD 제품보다 2~5배의 가격 이점을 제공할 수 있다고 그는 덧붙였다. 2009년부터는 TSMC의 40nm 공정 제품을 선보인다는 계획이며, 현재 이를 위한 연구개발이 진행 중이다.
실리콘블루의 제품은 스마트폰, PMP, 디지털 카메라, MID(Mobile Internet Device), PND, 휴대용 POS(Point of Sale) 시스템, 의료 장비, 교육용 완구, 플래시 캠코더 등에 최적화되어 있다.
실리콘블루의 첫 번째 FPGA 제품군인 iCE65는 소형 패키지 형태로 초저전력을 제공하며, 4가지 디바이스들로 구성된다. 디바이스의 재프로그래밍은 SD 메모리, 온칩 메모리, 임베디드 메모리, NVCM 등의 다양한 소스들을 활용할 수 있다. 이 외에도 상용 SPI 시리얼 플래시 PROM 같은 외부 메모리 활용이 가능하며, 프로세서 SPI 인터페이스로부터 다운로드를 받아서 할 수도 있다. 동작 전류는 25μA이고, 동적 전류도 낮아 배터리 사용 시간을 극대화한다. 로직 용량은 2~16k 로직 셀이고, I/O 수는 128~384개를 지원한다. BGA 패키지 크기는 3×4mm에서 12×12mm까지 이용 가능하다. iCE 제품군은 휘발성과 비휘발성의 두 가지 버전으로 제공된다.
설계 환경으로는 VHDL 및 베릴로그 기반의 아이큐브(iCEcube) 소프트웨어 개발 툴이 제공된다. 합성과 배치는 마그마 디자인 오토메이션에서 제공하고, 라우팅과 비트겐(Bitgen)은 실리콘블루가 개발했다. 아이스맨65(iCEman65) 평가 키트는 저전력 테스트와 애플리케이션 개발을 위한 완벽한 플랫폼을 제공한다. iCE65 제품군 중 첫 번째로 선보이는 iCE65L04는 현재 샘플이 제공되고 있으며 또 다른 신제품은 올해 말경에 출시될 예정이다.
댓글 없음:
댓글 쓰기